鬼佬大哥大
  • / 7
  • 下載費用:30 金幣  

一種提高信號完整性的PINFIELD出線設計方法.pdf

關 鍵 詞:
一種 提高 信號 完整性 PINFIELD 出線 設計 方法
  專利查詢網所有資源均是用戶自行上傳分享,僅供網友學習交流,未經上傳用戶書面授權,請勿作他用。
摘要
申請專利號:

CN201510275605.6

申請日:

2015.05.27

公開號:

CN104899363A

公開日:

2015.09.09

當前法律狀態:

撤回

有效性:

無權

法律詳情: 發明專利申請公布后的視為撤回IPC(主分類):G06F 17/50申請公布日:20150909|||實質審查的生效IPC(主分類):G06F 17/50申請日:20150527|||公開
IPC分類號: G06F17/50 主分類號: G06F17/50
申請人: 浪潮電子信息產業股份有限公司
發明人: 李永翠; 武寧
地址: 250101山東省濟南市高新區浪潮路1036號
優先權:
專利代理機構: 濟南信達專利事務所有限公司37100 代理人: 姜明
PDF完整版下載: PDF下載
法律狀態
申請(專利)號:

CN201510275605.6

授權公告號:

||||||

法律狀態公告日:

2018.06.12|||2015.10.07|||2015.09.09

法律狀態類型:

發明專利申請公布后的視為撤回|||實質審查的生效|||公開

摘要

本發明公開了一種提高信號完整性的pin?field出線設計方法,具體實現過程為,在芯片下方信號pin分布的區域pin?field區域的出線端,將攻擊信號遠離受害信號,降低高速信號間的串擾,所述攻擊信號為噪聲源所在的信號,受害信號為有噪聲產生的信號。該一種提高信號完整性的pin?field出線設計方法與現有技術相比,在pinfield出線端采用攻擊信號遠離受害信號、增加GND過孔設計,使得pinfield出線端的串擾盡可能的降低,達到提高信號完整性的目的,實用性強。

權利要求書

權利要求書
1.  一種提高信號完整性的pin field出線設計方法,其特征在于,具體實現過程為,在芯片下方信號pin分布的區域pin field區域的出線端,將攻擊信號遠離受害信號,降低高速信號間的串擾,所述攻擊信號為噪聲源所在的信號,受害信號為有噪聲產生的信號。

2.  根據權利要求1所述的一種提高信號完整性的pin field出線設計方法,其特征在于,所述攻擊信號與受害信號的遠離操作過程為:
首先對芯片上layout走線設計通過仿真工具進行仿真分析;
在得到的仿真結果中,查看時域串擾,然后根據串擾結果得出每根信號線的攻擊信號強弱的排名;
根據攻擊信號的強弱排名,在芯片的板卡上找到最強攻擊信號與受害信號距離最近的位置,即pinfield區域;
在該區域將攻擊信號遠離受害信號。

3.  根據權利要求2所述的一種提高信號完整性的pin field出線設計方法,其特征在于,所述仿真工具采用Sigrity Speed2000-SI Metric,然后進行時域串擾仿真分析。

4.  根據權利要求1-3任一所述的一種提高信號完整性的pin field出線設計方法,其特征在于,所述pinfield區域內還開設有若干GND過孔,使得pinfield出線端的串擾降低,達到提高信號完整性的目的。

說明書

說明書一種提高信號完整性的pin field出線設計方法
技術領域
本發明涉及服務器主板研發技術領域,具體地說是一種實用性強、提高信號完整性的pin field出線設計方法。
背景技術
伴隨著云計算的到來,服務器的發展迅速崛起。在服務器的設計中,信號速率越來越高,為提高信號完整性,高速信號優化設計也逐漸成為發展的趨勢。
在高速信號鏈路中,PCB的長距離傳輸線、材料介質、連接器、過孔等因素對信號都會造成很大損耗。尤其在出線端pinfield區域,如圖1所示,pin field區域為芯片下方信號pin分布的區域,該區域信號和過孔密集,串擾也較大,尤其過孔在垂直電磁場分布帶來的串擾問題,嚴重影響信號質量。
為解決上述該問題,現提供一種提高信號完整性的pin field出線設計方法,該方法是在pinfield出線端采用攻擊信號遠離受害信號、增加GND過孔設計,使得pinfield出線端的串擾盡可能的降低,達到提高信號完整性的目的。
發明內容
本發明的技術任務是針對以上不足之處,提供一種實用性強、提高信號完整性的pin field出線設計方法。
一種提高信號完整性的pin field出線設計方法,其具體實現過程為:
在芯片下方信號pin分布的區域pin field區域的出線端,將攻擊信號遠離受害信號,降低高速信號間的串擾,所述攻擊信號為噪聲源所在的信號,受害信號為有噪聲產生的信號。
所述攻擊信號與受害信號的遠離操作過程為:
首先對芯片上layout走線設計通過仿真工具進行仿真分析;
在得到的仿真結果中,查看時域串擾,然后根據串擾結果得出每根信號線的攻擊信號強弱的排名;
根據攻擊信號的強弱排名,在芯片的板卡上找到最強攻擊信號與受害信號距離最近的位置,即pinfield區域;
在該區域將攻擊信號遠離受害信號。
所述仿真工具采用Sigrity Speed2000-SI Metric,然后進行時域串擾仿真分析。
所述pinfield區域內還開設有若干GND過孔,使得pinfield出線端的串擾降低,達到提高信號完整性的目的。
本發明的一種提高信號完整性的pin field出線設計方法,具有以下優點:
本發明提出的一種提高信號完整性的pin field出線設計方法,在pinfield出線端采用攻擊信號遠離受害信號、增加GND過孔設計,使得pinfield出線端的串擾盡可能的降低,達到提高信號完整性的目的,實用性強,易于推廣。
附圖說明
附圖1為pinfield出線端優化前示意圖。
附圖2為pinfield出線端優化后示意圖。
附圖3為pinfield出線端仿真優化前時域串擾示意圖。
附圖4為pinfield出線端仿真優化后時域串擾示意圖。
具體實施方式
下面結合附圖和具體實施例對本發明作進一步說明。
現提供一種提高信號完整性的pin field出線設計方法,其具體實現過程為:
在芯片下方信號pin分布的區域pin field區域的出線端,pin field區域信號和過孔密集,串擾也較大;將攻擊信號遠離受害信號,使得pinfield出線端的串擾盡可能的降低,達到提高信號完整性的目的,所述攻擊信號為噪聲源所在的信號,受害信號為有噪聲產生的信號。
如附圖1、圖2所示,圖中左邊為攻擊線,右邊為受害線。
所述攻擊信號與受害信號的遠離操作過程為:
首先對芯片上layout走線設計通過仿真工具進行仿真分析;
任何一對信號之間都存在串擾,通常把噪聲源所在的信號稱為攻擊信號,而把有噪聲產生的信號稱為受害信號。為便于分析,以下均把處于下方的差分信號作為為受害信號。
在得到的仿真結果中,查看時域串擾,然后根據串擾結果得出每根信號線的攻擊信號強弱的排名;
在得到的仿真結果中,不僅可以看到時域串擾,而且可以看每根信號線的攻擊信號強弱的排名。根據攻擊信號的強弱排名,可以在板卡上找到最強攻擊信號與受害信號距離最近的位置,通常這個位置就是pinfield區域,因為該區域信號線及過孔密集,正是串擾最厲害的地方。
在該區域將攻擊信號遠離受害信號。
如附圖3、附圖4所示的仿真優化前后對比可知,仿真結果與未優化前進行對比分析,結果顯示串擾明顯降低。
所述仿真工具采用Sigrity Speed2000-SI Metric,然后進行時域串擾仿真分析。
所述pinfield區域內還開設有若干GND過孔,使得pinfield出線端的串擾降低,達到提高信號完整性的目的。
上述具體實施方式僅是本發明的具體個案,本發明的專利保護范圍包括但不限于上述具體實施方式,任何符合本發明的一種提高信號完整性的pin field出線設計方法的權利要求書的且任何所述技術領域的普通技術人員對其所做的適當變化或替換,皆應落入本發明的專利保護范圍。

關于本文
本文標題:一種提高信號完整性的PINFIELD出線設計方法.pdf
鏈接地址:http://www.wwszu.club/p-6369720.html
關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服 - 聯系我們

[email protected] 2017-2018 zhuanlichaxun.net網站版權所有
經營許可證編號:粵ICP備17046363號-1 
 


收起
展開
鬼佬大哥大