鬼佬大哥大
  • / 25
  • 下載費用:30 金幣  

用于顯示裝置的陣列基板及其制造方法.pdf

摘要
申請專利號:

CN201510184664.2

申請日:

2015.04.17

公開號:

CN105047671A

公開日:

2015.11.11

當前法律狀態:

授權

有效性:

有權

法律詳情: 授權|||實質審查的生效IPC(主分類):H01L 27/12申請日:20150417|||公開
IPC分類號: H01L27/12; H01L29/786; G02F1/1362 主分類號: H01L27/12
申請人: 樂金顯示有限公司
發明人: 崔淳鉉; 辛基澤; 趙哲熙; 盧泰允
地址: 韓國首爾
優先權: 10-2014-0046151 2014.04.17 KR
專利代理機構: 北京集佳知識產權代理有限公司11227 代理人: 蔡勝有; 董文國
PDF完整版下載: PDF下載
法律狀態
申請(專利)號:

CN201510184664.2

授權公告號:

||||||

法律狀態公告日:

2018.04.10|||2015.12.09|||2015.11.11

法律狀態類型:

授權|||實質審查的生效|||公開

摘要

本公開提供了一種用于顯示裝置的陣列基板及其制造方法,并且在源極/漏極金屬圖案與位于源極/漏極金屬圖案上方的鈍化層之間形成有透明電極圖案(ITO),上述源極/漏極金屬圖案和鈍化層形成在用于顯示面板的陣列基板的非有源區的鈍化孔區中。因此,可以防止由于在鈍化孔區中金屬層和鈍化層之間粘合強度不足而產生的層離現象或鈍化層的材料的剝離所引起的顯示故障。

權利要求書

1.一種用于顯示裝置的陣列基板,所述陣列基板包括:
含有薄膜晶體管(TFT)區的有源區;以及
含有鈍化孔區的非有源區,在所述鈍化孔區中依次設置有柵極絕緣體
(GI)、源極/漏極(S/D)金屬圖案、下透明電極圖案以及上鈍化層。
2.根據權利要求1所述的陣列基板,其中,在含有所述薄膜晶體管
(TFT)區的所述有源區中,依次設置有柵極金屬圖案、柵極絕緣體(GI)、
半導體層、源極/漏極(S/D)金屬圖案、下鈍化層、下透明電極層、上鈍
化層和上透明電極層。
3.根據權利要求1所述的陣列基板,其中,在含有所述鈍化孔區的
所述非有源區中,所述下透明電極圖案設置為所述S/D金屬圖案的蓋層。
4.根據權利要求2所述的陣列基板,其中,所述下透明電極圖案和
所述下透明電極層由同一層形成。
5.根據權利要求1所述的陣列基板,還包括在所述鈍化孔區中的源
極/漏極(S/D)金屬圖案上的下鈍化層,以及
其中,所述下鈍化層包括一個或更多個有機鈍化層、一個或更多個無
機鈍化層、或含有有機鈍化層和無機鈍化層的雙鈍化層。
6.根據權利要求2所述的陣列基板,其中,所述上鈍化層和所述下
鈍化層中的每個由有機材料或無機材料形成,
其中,所述有機材料為光丙烯酸類物質、丙烯酸酯或聚酰胺,所述無
機材料為氮化硅或氧化硅。
7.根據權利要求2所述的陣列基板,還包括設置在所述有源區中的
所述下鈍化層上的公共電壓電極,以及
其中,所述公共電壓電極和所述下透明電極圖案由同一層形成。
8.一種制造用于顯示裝置的陣列基扳的方法,所述方法包括:
提供陣列基板,所述陣列基板包括含有薄膜晶體管(TFT)區的有源
區和含有鈍化孔區的非有源區;
在包含于所述非有源區中的所述鈍化孔區中依次形成柵極絕緣體
(GI)、源極/漏極(S/D)金屬圖案和下鈍化層;
通過移除在所述鈍化孔區中所述下鈍化層的一部分來露出所述源極/
漏極(S/D)金屬圖案;
在所述鈍化孔區中露出的S/D金屬圖案上形成下透明電極圖案;以及
在所述鈍化孔區中的所述下透明電極圖案上形成上鈍化層。
9.一種制造用于顯示裝置的陣列基扳的方法,所述方法包括:
提供陣列基板,所述陣列基板包括含有薄膜晶體管(TFT)區的有源
區和含有鈍化孔區的非有源區;
在所述陣列基板上形成柵極金屬圖案;
在所述柵極金屬圖案上形成柵極絕緣體(GI);
沉積半導體層和源極/漏極(S/D)層;
在所述有源區和所述非有源區中均形成S/D金屬圖案;
沉積下鈍化層:
通過移除在所述鈍化孔區中所述下鈍化層的一部分來形成所述鈍化
孔:
在所述有源區和所述非有源區中均沉積下透明電極層;
圖案化所述下透明電極層以在所述鈍化孔區中的所述S/D金屬圖案
上形成下透明電極圖案;以及
在所述陣列基板的所述有源區和所述非有源區中均形成上鈍化層。
10.一種顯示裝置,包括根據權利要求1至7中任一項所述的陣列基
板。

說明書

用于顯示裝置的陣列基板及其制造方法

相關申請的交叉引用

本申請要求2014年4月17日提交的韓國專利申請第10-2014-0046151
號的優先權和權益,通過引用將其如在本文中完全闡述的那樣并入本文以
用于所有目的。

技術領域

本發明涉及一種用于顯示裝置的陣列基板及其制造方法。更具體地,
本發明涉及用于顯示裝置的陣列基板及其制造方法,其能夠防止由于在非
有源區中形成在源極/漏極(S/D)金屬圖案上的鈍化孔區中的鈍化層的損
傷而引起的問題。

背景技術

隨著信息導向社會的進步,對用于顯示圖像的顯示裝置的需求以各種
方式增加。近來,各種顯示裝置例如液晶顯示(LCD)裝置、等離子體顯
示面板(PDP)和有機發光二極管顯示(OLED)裝置已經投入使用。

在這些顯示裝置中,液晶顯示(LCD)裝置包括:包含薄膜晶體管
(TFT)的陣列基板,TFT為控制各像素區的通/斷的開關元件;包含濾
色器和/或黑矩陣等的上基板;形成在陣列基板和上基板之間的包含液晶
材料層的顯示面板;以及用于控制TFT的驅動單元。在這樣的LCD裝置
中,根據施加到設置在像素區中的像素(PXL)電極和公共電壓(Vcom)
電極之間的電場來控制液晶層的取向狀態,由此對光的透過率進行調整以
使得圖像能夠顯示。

在陣列基板中,限定非有源區(NA)以及顯示圖像的包括一個或更
多個像素的有源區(AA)。多個柵極線GL和多個數據線DL交叉以在陣
列基板(通常稱作“下基板”)的有源區的內表面上限定像素(P),并且柵
極線和數據線之間的交叉部中的每個交叉部設置有與形成在各像素P中
的透明像素電極(未示出)一對一連接的TFT。

在陣列基板上,形成多個層例如柵極金屬層、半導體層、源極/漏極
金屬層、像素電極層、公共電極層等,以形成TFT和引線,并且可以形
成用于層間絕緣的層間絕緣層或用于保護各層的保護層。

同時,存在扭曲向列(TN)模式,在TN模式中,其上形成有像素
電極的陣列基板與其上形成有公共電壓電極的上基板彼此隔開,在陣列基
板與上基板之間注入有液晶材料,并且沿垂直于基板的方向驅動向列相的
液晶分子。然而,上述TN模式的LCD裝置由于其約90度的窄的視角而
是不利的。

相比之下,存在面內開關(IPS)模式的LCD裝置,在IPS模式中,
沿平行于基板的方向驅動液晶分子,由此使視角提高到超過170度。基本
上像素電極和公共電壓電極同時形成在下基板或陣列基板上的IPS模式
的LCD裝置分為如下類型:像素電極和公共電壓電極兩者形成在同一層
中的類型;以及邊緣場開關(FFS)類型,在FFS類型中像素電極和公共
電壓電極兩者在插入一個或更多個絕緣層并且一個電極具有指狀的狀態
下被形成為沿水平方向彼此隔開。

此外,在陣列基板中,可以在有源區外部的非有源區的一部分上形成
用于與設置在陣列基板的內部或外部處的驅動單元連接的連接焊盤、用于
施加參考電壓或參考信號的信號施加焊盤、用于測量的各種焊盤等。

在非有源區中,可以通過使位于層疊在陣列基板上的S/D金屬層上的
絕緣層或鈍化層的一部分開口來形成多個鈍化孔或多個鈍化接觸孔。

鈍化孔為由于移除層疊在S/D金屬圖案上的鈍化層或絕緣層的一部
分而使S/D金屬圖案露出的孔洞。為了保護露出的S/D金屬圖案,可以在
鈍化孔上形成另一附加鈍化層。

在如上所述在S/D金屬圖案上形成鈍化孔的情況下,鈍化孔區中的
S/D金屬圖案層與層疊在S/D金屬圖案層上的與S/D金屬圖案層接觸的附
加鈍化層之間的粘合強度變弱,從而可在接觸的S/D金屬圖案層和附加鈍
化層兩者之間發生層離現象。此外,在附加過程期間可發生上鈍化層的一
部分剝離的異物剝離現象。

在鈍化孔區中S/D金屬層與位于S/D金屬層上的附加鈍化層之間發
生層離現象的情況下,測量的精確度可降低。具體地,在通過異物剝離現
象而從鈍化層產生的異物到達有源區并且固定至有源區的情況下,可產生
顯示故障例如像素缺陷或燥點等。

發明內容

在該背景下,本發明的一方面旨在提供一種用于顯示裝置的陣列基板
及其制造方法,其能夠解決由于在顯示面板的非有源區中形成在鈍化孔區
中的金屬圖案和位于金屬圖案上方的鈍化層的粘合強度不足而引起的問
題。

本發明的另一方面旨在提供一種用于顯示裝置的陣列基板及其制造
方法,其能夠通過在形成在鈍化孔區中的S/D金屬圖案和位于S/D金屬圖
案上方的鈍化層之間形成透明電極圖案(ITO)來防止在鈍化孔區中鈍化
層的層離現象和異物剝離現象。

本發明的又一方面旨在提供一種用于顯示裝置的陣列基板及其制造
方法,其在下透明電極和上透明電極全都設置在陣列基板上的顯示面板
中,能夠通過在形成于非有源區的鈍化孔區中的S/D金屬圖案上形成下透
明電極層作為S/D蓋層以及通過在下透明電極層上層疊鈍化層來防止鈍
化孔區中的鈍化層的層離現象和異物剝離現象。

為了解決上述技術問題,根據本發明的一個方面,提供了一種用于制
造用于顯示裝置的陣列基板的方法。該方法包括:第一步驟,在設置在非
有源區中的鈍化孔區中形成柵極絕緣體(GI)、源極/漏極(S/D)金屬圖
案和下鈍化層;第二步驟,通過移除在鈍化孔區中的下鈍化層來露出S/D
金屬圖案;第三步驟,在鈍化孔區中露出的S/D金屬圖案上形成下透明電
極圖案作為S/D蓋層;以及第四步驟,在鈍化孔區中的下透明電極圖案上
形成上鈍化層。

根據本發明的另一方面,提供了一種用于顯示裝置的陣列基板,該陣
列基板具有有源區以及包括鈍化孔區的非有源區。該陣列基板包括:包含
薄膜晶體管(TFT)區的有源區,在TFT區中依次設置有柵極金屬圖案、
柵極絕緣體(GI)、半導體層、源極/漏極(S/D)金屬圖案、下鈍化層、
下透明電極層、上鈍化層和上透明電極層;以及包含鈍化孔區的非有源區,
在鈍化孔區中依次設置有GI、源極/漏極(S/D)金屬圖案、作為S/D金
屬圖案的蓋層的下透明電極圖案以及上鈍化層。

根據本發明的又一方面,提供了一種用于制造用于顯示裝置的陣列基
板的方法,該陣列基板具有有源區以及包括鈍化孔區的非有源區。該方法
包括:在陣列基板上形成柵極金屬圖案,并且在柵極金屬圖案上形成柵極
絕緣體(GI);沉積半導體層和源極/漏極(S/D)層,并且使用一個或更
多個掩模通過光刻工藝在有源區和非有源區兩者中形成S/D金屬圖案;沉
積下鈍化層,并且通過移除下鈍化層在鈍化孔區中的一部分來形成鈍化
孔;沉積下透明電極層,并且通過使用下透明電極掩模來圖案化下透明電
極圖案以在鈍化孔區中的S/D金屬圖案上形成下透明電極圖案;以及在陣
列基板的整個表面上形成上鈍化層。

根據本發明的一個實施方案,在形成在金屬圖案例如S/D金屬層上的
無機鈍化孔(PAS孔)區或有機鈍化孔(PAC孔)區中的S/D金屬層和
位于S/D金屬層上方的鈍化層之間形成有用于增加粘合強度的透明電極
圖案。因此,可以防止由于在鈍化孔區中金屬層和鈍化層之間粘合強度不
足而產生鈍化層的材料的剝離或層離現象所引起的顯示故障。

具體地,使用由有機材料例如光丙烯酸類物質等形成的有機絕緣層或
有機鈍化層(PAC)。在陣列基板上同時設置有像素透明電極或公共電壓
透明電極的顯示面板中,在非有源區的鈍化孔(PAC孔)區中在S/D金
屬層與位于S/D金屬層上方的鈍化層之間形成有透明電極圖案。因此,可
以解決在S/D金屬層與位于S/D金屬層上的鈍化層之間的粘合強度變弱的
情況下所產生的各種問題,所述粘合強度變弱由于在對有機鈍化層進行干
蝕刻的工藝中在包括于用于測量的焊盤中的S/D金屬層中形成的氧化層
而導致。因此,能夠尋求提高液晶顯示面板的良品率并降低其故障率。

附圖說明

根據結合附圖的如下詳細描述,本發明的以上目的、特征和優點以及
其他目的、特征和優點將更為明顯,其中:

圖1A和圖1B分別為示出應用本發明的實施方案的液晶顯示面板的
陣列基板的平面圖和截面圖;

圖2A為示出可應用本發明的實施方案的鈍化孔區的放大平面圖,圖
2B至圖2D為各自示出可應用本發明的實施方案的鈍化孔區的放大截面
圖;

圖3和圖4示出根據本發明的實施方案制造用于液晶顯示面板的陣列
基板的方法的整體流程,其中圖3為示出重點在鈍化孔區的過程的流程圖
并且圖4為示出制造陣列基板的整體過程的流程圖;

圖5A至圖5E為在根據本發明的實施方案的制造陣列基板的過程中
的截面圖;

圖6A和圖6B為示出根據本發明的實施方案制造的陣列基板的平面
圖,圖6C和圖6D為示出根據本發明的實施方案制造的陣列基板的截面
圖;以及

圖7為示出根據本發明的另一實施方案的鈍化孔區的截面圖,并且示
出了應用于像素在頂部(POT)型LCD裝置的示例。

具體實施方式

在下文中,將參照附圖詳細描述本發明的實施方案。在下面的描述中,
相同的元件將通過相同的附圖標記來標記,即使相同的元件在不同圖中示
出也是如此。此外,在本發明的下面的描述中,在公知的功能和構造并入
本文中可使本發明的主體變得相當不清楚的情況下,將省略其詳細描述。

另外,在描述本發明的部件時,可以使用術語例如第一、第二、A、
B、(a)、(b)等。這些術語中的每個術語不是用于限定對應部件的本質、
次序或順序,而是僅用于將對應的部件與其他部件進行區分。在描述特定
結構元件“連接至”、“耦接至”另一結構元件或“與”另一結構元件“接觸”
時,應該理解的是,另一結構元件“可以連接至”、“耦接至”結構元件或“與”
結構元件“接觸”,以及特定結構元件直接連接至另一結構元件,或者與另
一結構元件直接接觸。

圖1A和圖1B分別為示出應用本發明的實施方案的液晶顯示面板的
陣列基板的平面圖和截面圖。

可應用本發明的實施方案的液晶顯示裝置的陣列基板包括:有源區
(AA)11,其包括分別形成在多個柵極線13和多個數據線14交叉的區
域中的像素15;以及在有源區外部的非有源區(NA)12。

各像素15具有形成在像素中的一個或更多個TFT,并且包括連接至
包括在TFT中的漏電極的由透明導電材料形成的像素電極。

同時,如以上所簡述的,根據調整液晶層的取向的方案,LCD裝置
的模式包括扭曲向列(TN)模式、垂直取向(VA)模式、面內開關(IPS)
模式和邊緣場開關(FFS)模式。在這些模式中的IPS模式和FFS模式中,
像素電極和公共電極設置在下基板上并且液晶層的取向通過像素電極和
公共電極之間的電壓差所生成的電場來調整。

在IPS模式中,像素電極和公共電極交替平行排列,由此在像素電極
和公共電極之間生成橫向電場,并且調整液晶層的取向。在IPS模式中,
在像素電極和公共電極上的上部中液晶層的取向未得到調整,從而在與上
部對應的區域中光的透過率降低。

已經開發了FFS模式來解決IPS模式的缺點。在FFS模式中,像素
電極和公共電極通過像素電極和公共電極之間的絕緣層而形成為彼此隔
開,其中一個電極形成為板的形狀或圖案,另一電極形成為指狀,由此通
過兩個電極之間生成的邊緣場來調整液晶層的取向。

期望的是,根據本發明的實施方案的LCD裝置具有以上所述的FFS
模式LCD裝置的結構。然而,本發明的實施方案不限于此。

此外,應用本發明的實施方案的LCD裝置包括:陣列基板;以及給
液晶面板提供光的背光單元和驅動電路單元。驅動電路單元包括時序控制
器(T-con)、數據驅動器(D-IC)、柵極驅動器(G-IC)、背光驅動單元
以及將驅動電力提供給驅動電路的電源。此外,驅動電路單元的全部或部
分可以通過玻載芯片(COG)法或者柔性印刷電路載芯片或膜載芯片
(COF)法而形成在液晶面板上,并且將省略背光單元、驅動電路單元等
的詳細構造的描述。

在圖1B所示的截面圖中,作為可應用本發明的實施方案的LCD裝
置,示出了FFS模式中的所謂的公共電壓電極在頂部(VOT)的示例,
其中公共電壓電極或公共電極(Vcom)位于陣列基板或下基板的最上部
處。

然而,本發明的實施方案不限于VOT型和FFS模式的LCD裝置。
下面將更詳細地描述VOT型和FFS模式的LCD裝置。

此外,在可應用本發明的實施方案的陣列基板的示例中,使用下部第
一無機鈍化層(PAS1)、在PAS1上的有機鈍化層(PAC)、以及在PAC
上的第二無機鈍化層(PAS2)作為鈍化層。

無機鈍化層可以由無機絕緣材料例如氮化硅(SiNx)、氧化硅(SiO2)
等形成,有機鈍化層可以由例如光丙烯酸類物質、丙烯酸酯、聚酰胺等材
料形成。然而,本發明的實施方案不限于此。

更詳細地描述可應用本發明的實施方案的陣列基板的橫截面。首先,
在基板例如有機基板上形成柵極金屬層,并且通過包括光刻工藝的圖案化
工藝并使用柵極掩模由柵極金屬層形成包括柵電極182的柵極金屬層或
柵極金屬圖案。

在柵極金屬層上形成柵極絕緣體(GI),在GI上形成用于形成TFT
的溝道的半導體層184,并且在半導體層184上形成包括源電極185和漏
電極186的S/D金屬層或S/D金屬圖案。

同時,雖然如上所述,在有源區中的TFT部中形成柵極金屬層、GI、
半導體層184′和S/D金屬層,但是在應用本發明實施方案的非有源區的鈍
化孔區(圖1B的右部)中可以在基板上形成GI、半導體層184′和S/D
金屬圖案185′。

在這種情況下,可以在S/D金屬圖案185′上依次層疊第一無機鈍化層
(PAS1)187和有機鈍化層(PAC)188,并且通過使用鈍化層掩模的光
刻工藝等移除PAS1187的一部分以及PAC188的一部分來形成孔。

具體地,在有源區的TFT區中形成用于將漏電極186連接至像素電
極189的漏極接觸孔200,并且通過同一工藝在非有源區中形成在本說明
書中所限定的非有源區中的鈍化孔300。

同時,在有源區中,通過在PAC188上層疊/圖案化由透明電極材料
形成的像素電極層來形成像素電極189,并且通過上述漏極接觸孔200將
像素電極189電連接至漏電極186。

然而,在對像素電極層進行圖案化的過程期間,在非有源區中,具體
地在非有源區的鈍化孔300的區域中,沒有形成像素電極圖案。因此,在
鈍化孔300的露出的S/D金屬圖案185′上層疊第二無機鈍化層(PAS2)
190以與露出的S/D金屬圖案185′接觸。

圖2A為示出可應用本發明的實施方案的鈍化孔區的放大平面圖,圖
2B至圖2D為各自示出可應用本發明的實施方案的鈍化孔區的放大截面
圖。

如平面圖所示,在非有源區中形成有多個鈍化孔16,并且可以將集
合所述多個鈍化孔16的區域定義為鈍化孔集合區17。

如圖2B所示,當從橫截面觀察各個鈍化孔16時,從下部形成有機
襯底181、GI183、半導體層184′和S/D金屬圖案185′,并且在S/D金屬
圖案185′上層疊PAS1187和PAC188。然后,通過移除PAS1187和PAC
188這兩個鈍化層的一部分來形成鈍化孔300,并且在鈍化孔300上層疊
PAS2190。如從該橫截面結構可以看出的,在鈍化孔300的區域中S/D金
屬圖案185′與PAS2190直接接觸。S/D金屬層通常由具有低電阻的金屬
材料例如銅(Cu)、銅合金、鋁(Al)、鋁合金(AlNd)等形成,PAS2
通常由無機絕緣材料例如氮化硅(SiNx)、氧化硅(SiO2)等形成。因此,
接觸材料之間的粘合強度由于接觸材料的異質性而變弱。

具體地,如圖2C所示,為了形成鈍化孔300,可以層疊PAS1187
和PAC,實施光刻工藝,并且實施干蝕刻以移除與鈍化孔300對應的部
分的鈍化層。在通過干蝕刻工藝而露出的S/D金屬圖案185′暴露于等離子
體時,可以形成預定厚度的金屬氧化物層185″。

例如,在S/D金屬層由銅(Cu)形成的情況下、可以在S/D金屬層
上形成作為氧化層的氧化銅(CuO)層。

由于金屬氧化物層185″,所以金屬氧化物層185″與沉積在金屬氧化
物層185″上的PAS2190之間的粘合強度變弱。因此,如圖2D所示,在
鈍化孔區中可出現S/D金屬圖案185′和位于S/D金屬圖案185′上方的
PAS2190之間的接合面的層離現象。由于接合面的層離現象,PAS2190
的一部分可作為鈍化異物190′從PAS2190剝離。

如上所述,由于在鈍化孔區中S/D金屬圖案與位于S/D金屬圖案上
方的鈍化層的粘合強度不足而引起接合面的層離現象從而在鈍化孔區中
引起損傷。具體地,在此時所產生的鈍化異物190′到達有源區并且固定于
有源區的情況下,在實施后續工藝時,鈍化異物190′在有源區引起燥點等。
因此,整體上降低了陣列基板的良品率。

之所以在制造陣列基板的過程中出現上述現象,原因是:形成像素電
極層,然后在對像素電極圖案進行圖案化的過程期間在非有源區的鈍化孔
區中沒有產生像素電極圖案。

具體地,這是因為通過使用PAC掩模非有源區的鈍化孔區沒有被圖
案化并且在非有源區的鈍化孔區中沒有形成像素電極圖案,在PAS1和
PAC中形成有鈍化孔的情況下,在整個基板上沉積由透明導電材料形成
的像素電極層,并且在將作為光敏材料的光致抗蝕劑涂覆在像素電極層上
之后在該像素電極層中實施光刻工藝,通過使用PAC掩模將涂覆的光致
抗蝕劑曝光,并進行顯影。

在這方面,為了解決上述問題,本發明的實施方案提供了一種方法,
該方法防止了由于在鈍化孔區中S/D金屬圖案和鈍化層的粘合強度不足
而引起的層離現象,并且在包括在LCD面板中的陣列基板的非有源區的
鈍化孔區中通過在S/D金屬圖案和位于S/D金屬圖案上方的鈍化層之間形
成下透明電極圖案作為S/D金屬圖案的蓋層而防止了顯示裝置由于鈍化
異物而引起的故障。

圖3和圖4示出根據本發明的實施方案的制造用于液晶顯示面板的陣
列基板的方法的整體流程,其中圖3為示出重點在鈍化孔區的過程的流程
圖并且圖4為示出制造陣列基板的整體過程的流程圖。

參照圖3,根據本發明的實施方案,制造顯示面板的方法可以包括:
第一步驟S310,在鈍化孔區中形成GI、S/D金屬圖案和下鈍化層;第二
步驟S320,通過移除在鈍化孔區中的下鈍化層露出S/D金屬圖案;第三
步驟S330,在鈍化孔區中露出的S/D金屬圖案上形成下透明電極圖案作
為S/D蓋層;以及第四步驟S340,在鈍化孔區中在下透明電極圖案上形
成PAS2作為上鈍化層;其中,所述顯示面板包括有源區和包含鈍化孔區
的非有源區,并且具有依次形成在有源區的TFT區中的柵極金屬圖案、
GI、半導體層、S/D金屬層、下鈍化層、下透明電極層、上鈍化層和上透
明電極層。

根據本發明的實施方案,下鈍化層可以為包括PAS1和PAC的雙鈍
化層。然而,本發明的實施方案不限于此。因此,下鈍化層可以包括僅一
個或更多個無機鈍化層。

在下文中,將描述作為包括PAS1和PAC的下鈍化層的示例的實例。

圖5A至圖5E為在制造如圖3所示的陣列基板的過程中的截面圖。
在下文中,將通過圖5A至圖5E參照圖3詳細描述各過程的詳細構成。

首先,在圖3所示的過程S310中,如圖5A所示,在玻璃基板510
上形成包括柵電極515的柵極金屬圖案,在柵極金屬圖案上在整個基板表
面上形成GI520,并且在GI520上形成半導體層圖案530和S/D金屬圖
案。

可以在有源區的TFT區(圖5A至圖5E中的各圖中的左部)和非有
源區的鈍化孔區(圖5A至圖5E中的各圖中的右部)兩者中形成半導體
層圖案和S/D金屬圖案。形成在有源區中的S/D金屬圖案包括連接至數據
線(未示出)的源電極542和漏電極544。

不言而喻,也可以在非有源區的鈍化孔區中形成半導體層圖案530
和S/D金屬圖案540。根據情形,可以在非有源區的鈍化孔區中不形成半
導體層圖案530。

下面將參照圖4更加詳細地描述圖3所示的過程S310。

首先,作為形成柵極金屬圖案的過程,在步驟S405中,在整個玻璃
基板510上沉積柵極金屬層,然后通過使用柵極掩模的光刻工藝和蝕刻工
藝等來圖案化為包括柵電極515的柵極金屬圖案等。

光刻工藝用于將沉積的層圖案化為預定形狀的圖案。在光刻工藝中,
在沉積的層上涂覆具有光敏性的光致抗蝕劑,在將預定圖案化的掩模設置
在光致抗蝕劑上的情況下將光致抗蝕劑曝光(例如紫外射線等)(曝光工
藝),并且對光致抗蝕劑進行顯影。因此,只有與掩模圖案對應的光致抗
蝕劑層保留。在這種情況下,通過例如干蝕刻過程移除層的沒有保留光致
抗蝕劑的部分的材料,由此層的僅保留光致抗蝕劑的部分被保留。

通過上述過程可以在相關層上形成與相關掩模的圖案對應的圖案。通
過掩模沒有紫外射線曝光的部分形成為圖案的類型為正型。相對地,曝光
的部分(光穿透部分)形成為圖案的類型為負型。

在下文中,通過光刻工藝在預定層上形成圖案將被稱為“沉積、曝光
(光)和蝕刻的過程”。

在步驟S405中被圖案化為柵極金屬圖案的示例可以包括TFT區中的
柵電極515、有源區中的柵極線(未示出)、非有源區中的柵極焊盤、公
共電極線(Vcom線)等。然而,在本說明書所限定的鈍化孔區中沒有形
成在S405中被圖案化的柵極金屬圖案。

柵極金屬圖案可以由選自具有低電阻的金屬中的一種或更多種材料
例如銅(Cu)、銅合金、鋁(Al)、鋁合金(AlNd)、鉬(Mo)以及鉬合
金(MoTi)形成,但不限于此。

在如上所述形成柵極金屬圖案之后,在柵極金屬圖案上形成GI520。
在步驟S410中,GI520可以由例如氮化硅(SiNx)、氧化硅(SiO2)等材
料形成為幾千的厚度,并且可以通過經由化學氣相沉積(CVD)法沉
積正硅酸四乙酯(TEOS)或中溫氧化物(MTO)來形成。

在步驟S415中,在GI520上沉積半導體層。半導體層用于在源電極
542和漏電極544之間形成溝道,并且可以稱為有源層。半導體層可以由
非晶硅(a-Si)和N+摻雜層形成,或者可以由鉬鈦(MoTi)和N+摻雜層
形成。

在步驟S420中,在半導體層上沉積S/D金屬層,并且使用源極掩模
通過光刻工藝和濕蝕刻工藝來形成具有預定圖案的S/D金屬圖案。

如圖5A至圖5E所示,S/D金屬圖案可以包括在有源區中的源電極
542和漏電極544,并且如圖5A的右部所示,在非有源區的鈍化孔區中
S/D金屬圖案形成為S/D金屬圖案540。

與柵極金屬層的情況一樣,S/D金屬層可以由選自具有低電阻的金屬
例如銅(Cu)、銅合金、鋁(Al)、鋁合金(AlNd)、鉬(Mo)以及鉬合
金(MoTi)中的一種或更多種材料形成,但不限于此。

如圖5A至圖5E所示,S/D金屬圖案可包括在有源區中的源電極542
和漏電極544以及在非有源區中的S/D金屬圖案540,并且,盡管未示出,
S/D金屬圖案還可包括在有源區中的數據線、在非有源區中的數據焊盤
等。

上述源極掩模可以為半色調掩模或衍射掩模。在使用半色調掩模的情
況下,通過使用一個掩模、光刻工藝和兩個蝕刻工藝,可以圖案化為S/D
金屬圖案并且可以在S/D金屬圖案下圖案化為半導體層圖案。

具體地,在步驟S425中,通過S/D金屬層的上述沉積、曝光和濕蝕
刻形成S/D金屬圖案之后,可以通過再次干蝕刻半導體層來形成圖5A所
示的半導體層圖案。

通過圖案化為S/D金屬圖案的過程S420以及圖案化半導體層的過
程,如圖5A的右部所示,在非有源區的鈍化孔區中還形成各自具有預定
圖案的半導體層圖案530和S/D金屬圖案540。

然而,根據情形,在非有源區的鈍化孔區中可以不形成半導體層圖案
530。

在步驟S430中,在基板的整個表面上沉積PAS1,并且在步驟435
中在PAS1上沉積PAC。

PAS1550可以由無機絕緣材料例如氮化硅(SiNx)形成為幾千的
厚度,并且根據情形,PAS1550可以由包含硅(Si)、氧(O)和碳(C)
的可溶材料或者例如硅化物、硅氧烷、聚硅氧烷等材料形成。

PAC560由具有光硬化特性的有機絕緣材料(例如光丙烯酸類物質、
苯并環丁烯(BCB)等)形成在PAS1550上,并且可以具有約1μm至
2μm的厚度,但不限于此。

通常,PAC比PAS1厚,并且PAS1的材料具有大電阻從而具有大的
電容分量,例如通過上金屬圖案和下金屬圖案形成的寄生電容等,而作為
PAC的材料的光丙烯酸類物質不能使大寄生電容生成。

具體地,使用PAC的原因是,有機絕緣材料例如光丙烯酸類物質具
有相對小的電阻和相對大的介電常數,這使寄生電容的生成最小化從而在
工藝方面是有利的,即使PAC由有機絕緣材料形成為比無機鈍化層或無
機絕緣膜(PAS)的厚度大的厚度也是如此。工藝方面的優點在于,有機
絕緣材料具有光硬化特性從而可以直接使用有機絕緣膜作為有機鈍化層,
其中該有機絕緣膜在剛剛進行有機絕緣材料的曝光、顯影和蝕刻之后保
留,無需沉積單獨的光致抗蝕劑,而對于圖案化,只有在通過對保留的光
致抗蝕劑等進行曝光、顯影、蝕刻、移除來完全移除沉積在無機鈍化層
(PAS)上的光致抗蝕劑之后,無機鈍化層(PAS)才能夠行進至下一步
驟。

然而,在PAC的情況下,PAS1550用于防止在如下情況中可發生的
溝道的污染和TFT的特性劣化:上述情況為金屬層(即,S/D金屬層)
與位于PAC下方的半導體層之間的粘合強度降低以及有機絕緣材料與半
導體層材料接觸。

在上述情況中,可以將PAS1550和PAC560的雙層結構作為一個元
件定義成下鈍化層。

然而,如上所述,本發明的實施方案不限于下鈍化層包括PAS1和
PAC的實施方案,而是還可以包括下鈍化層包括僅一個或更多個無機鈍
化層的實施方案。

同時,在步驟S435中,沉積PAS1550和PAC560,并且使用PAC
掩模等通過光刻工藝進行曝光。

由于作為PAC560的材料的光丙烯酸類物質具有光硬化特性,所以
PAC560的材料的通過PAC掩模曝光的部分硬化,并且在步驟S440中,
通過在該狀態下實施干蝕刻來對PAC560和位于PAC560下面的PAS1
進行圖案化。

已經描述了沉積PAS1和PAC并且然后通過使用一個掩模(即,PAC
掩模)以及曝光和蝕刻工藝對PAS1和PAC同時進行圖案化。然而,不
言而喻,根據情形,在對PAS1和PAC進行圖案化時,可以單獨實施掩
模工藝以及曝光和蝕刻工藝。具體地,可以單獨實施通過沉積PAS1、使
用PAS掩模的光刻工藝和蝕刻而進行的圖案化PAS1的過程以及通過沉
積PAC、使用PAC掩模的光刻工藝和蝕刻而進行的圖案化PAC的過程。

如圖5B所示,在經過圖案化PAC的過程之后,在有源區的TFT區
中的漏電極部處形成有用于漏極接觸孔的第一孔洞565,同時,在非有源
區中形成根據本發明的實施方案的用于鈍化孔的第二孔洞565′。

在步驟S450中,在各第一孔洞565和各第二孔洞565′上沉積下透明
電極層,然后進行圖案化。

可以將本發明的實施方案應用于在作為下基板的陣列基板上形成有
透明像素電極和透明公共電極的IPS型或FFS型的LCD裝置。FFS型顯
示面板的示例包括在基板的最上部在插入有一個層間絕緣層的情況下形
成有透明像素電極的POT型顯示面板以及在基板的最上部上形成有透明
公共電壓電極(Vcom)的VOT型顯示面板。

在圖5A至圖5E中,示出了VOT型顯示面板的示例,但本發明的實
施方案不限于此。如圖7等所示,本發明的實施方案還可應用于POT型
顯示面板等。

因此,在圖5所示的實施方案中,在沉積并形成下透明電極(ITO)
層之后,將下透明電極(ITO)圖案化以在有源區中形成像素電極570′,
并且在露出的S/D金屬圖案上形成下透明電極圖案570以與非有源區的鈍
化孔區中的露出的S/D金屬圖案接觸。

更具體地,在通過上述的圖案化PAS1和圖案化PAC的工藝來形成
有源區中的漏極接觸孔孔洞565以及鈍化孔孔洞565′的情況下,在基板的
整個表面上沉積下透明電極材料層。然后,在下透明電極材料層的整個表
面上涂覆光致抗蝕劑,通過使用其中形成有預定圖案的下透明電極掩模來
使所涂覆的光致抗蝕劑曝光,并且實施濕蝕刻,由此形成下透明電極圖案
570、以及作為下透明電極圖案的像素電極圖案570′。具體地,在有源區
中下透明電極圖案形成為像素電極(PXL)圖案,并且在非有源區的鈍化
孔區中下透明電極圖案形成為作為覆蓋S/D金屬圖案的S/D蓋層的下透明
電極圖案570(步驟S450并且參照圖5C)。

在本示例中,下透明電極材料可以為具有相對大的功函數值的透明導
電材料,例如銦錫氧化物(ITO)或銦鋅氧化物(IZO),但不限于此。

為了方便起見,在本說明書中,透明電極材料或透明電極層將代表性
地描述為ITO。

如上所述,與圖2A至圖2D所示的情況不同,在VOT型顯示面板中
中的有源區中圖案化為像素電極層的下透明電極圖案時,在非有源區中的
鈍化孔區中也形成下透明電極圖案。

在形成具有圖2A至圖2D所示的結構的鈍化孔的過程中,用于圖案
化像素電極層的掩模在非有源區的鈍化孔區中不具有形成在上述掩模中
的特定圖案,因而在鈍化孔區中沒有形成下透明電極圖案。相對地,在圖
5A至圖5E所示的實施方案中,在圖案化下透明電極期間所使用的下透
明電極掩模或像素電極掩模具有與甚至在非有源區的鈍化孔區中的鈍化
孔對應的預定圖案,因而使得圖案化能夠實施以在甚至非有源區的鈍化孔
區中形成作為覆蓋露出的S/D金屬圖案540的蓋層的下透明電極圖案
570。

在鈍化孔區中如上形成的下透明電極圖案570用作位于下透明電極
圖案下面的S/D金屬圖案540與位于S/D金屬圖案540上的上鈍化層
(PAS2)之間的接合層。因此,可以解決圖2A至圖2D中的由于S/D金
屬圖案與位于S/D金屬圖案上方的上鈍化層的粘合強度不足而引起的問
題。

在圖案化像素電極圖案570′和下透明電極圖案570的過程之后,在基
板的整個表面上對作為上鈍化層的PAS2580進行圖案化(步驟455并且
參照圖5D)。換言之,沉積由無機絕緣材料(例如氮化硅(SiNx))形成
的層并且使用鈍化層掩模通過光刻工藝和干蝕刻工藝來形成具有預定圖
案的PAS2圖案。

在步驟S460中,在PAS2上形成作為上透明電極層的公共電極圖案。
具體地,在基板的整個表面上沉積由透明導電材料(例如銦錫氧化物
(ITO)或銦鋅氧化物(IZO))形成的層,然后使用上透明電極掩模或
公共電極掩模通過曝光和濕蝕刻形成有源區中的公共電極(Vcom)圖案
590。如圖5E所示,對于各像素,公共電極(Vcom)圖案590可以具有
指狀。

同時,將本發明的實施方案所限定的鈍化孔限定為包括通過移除鈍化
層的位于如下部分上的部分來開口的所有孔洞、所有孔和所有接觸孔,該
部分處于在陣列基板的非有源區中形成S/D金屬圖案的地方。可以在通過
移除鈍化層的一部分而開口的這樣的區域中形成附加層例如另一鈍化層
等。

鈍化孔的主要目的主要包括:測量尺寸的目的;測量S/D金屬圖案的
電特性的目的;構造靜電防護電路的一部分的目的等,但不限于此。

下面更詳細的描述各個目的。形成漏極接觸孔以用于露出包括在有源
區中的TFT中的漏電極,并且必須精確測量漏極接觸孔的尺寸。然而,
漏極接觸孔具有小尺寸,并且形成為用于大量像素中的各像素,因而難以
精確測量所有漏極接觸孔的尺寸。為此,可以使用鈍化孔。如圖5A至圖
5E所示,通過與在有源區中形成漏極接觸孔的工藝相同的工藝形成非有
源區的鈍化孔,并且鈍化接觸孔具有比漏極接觸孔的尺寸大的尺寸。因此,
在測量針對鈍化孔的目標尺寸的鈍化孔的實際尺寸時,可以知道工藝的精
確度。由于精確度與形成漏極接觸孔的工藝的精確度相同,所以可以測量
漏極接觸孔的尺寸(臨界尺寸)。

同時,在鈍化孔區中形成S/D金屬圖案,并且如上所述在非有源區中
需要S/D金屬圖案的部分是連接至柵極金屬圖案的部分。具體地,該部分
的示例包括:將公共電極線(Vcom線)連接至有源區的部分;在有源區
中將柵極焊盤連接至柵極線的部分;在有源區中將數據集成電路(IC)連
接至數據線的部分等。如上所述,甚至在非有源區中,也存在需要在S/D
金屬圖案上方形成孔洞的許多情況,并且孔洞能夠實現S/D金屬層的電特
性的測量。

另外,鈍化孔可以用于:用于測量電特性的虛擬圖案(插入除有源區
和母玻璃基板之外的面板部分中);存在層交疊的區域(例如,S/D和PAC)
的用于尺寸測量的圖案等。

此外,例如以三個晶體管彼此連接的形式存在于非有源區中的靜電防
護電路需要用于使S/D金屬圖案露出外部的孔洞,因而在這種情況下可以
使用根據本發明的實施方案鈍化層孔洞。

同時,下面將總結如圖4所示的根據本發明的實施方案的制造陣列基
板的全部過程。

實施如下過程:S405和S410,在基板上形成柵極金屬圖案并且在柵
極金屬圖案上形成GI;S415、S420和S425,沉積半導體層并且使用一個
或更多個掩模通過光刻工藝在有源區和非有源區兩者中形成S/D金屬圖
案;以及S430、S435和S440,沉積作為下鈍化層的PAS1和PAC并且
通過移除下鈍化層在鈍化孔區中的一部分來形成鈍化孔。

另外,全部過程可以包括:下透明電極圖案化過程S450,沉積作為
下透明電極層的像素電極層并且通過使用下透明電極掩模在鈍化孔區中
在S/D金屬圖案上形成下透明電極圖案作為S/D蓋層;以及在下透明電極
圖案的整個表面上形成作為上鈍化層的PAS2的過程。

圖6A和圖6B為示出根據本發明的實施方案制造的陣列基板的平面
圖,圖6C和圖6D為示出根據本發明的實施方案制造的陣列基板的截面
圖。

如圖6A所示,在陣列基板的非有源區中形成一個或更多個鈍化孔
600,并且如上所述在所述一個或更多個孔600的區域中形成有作為S/D
蓋層的下透明電極圖案570。具體地,在鈍化孔600的S/D金屬圖案與位
于S/D金屬圖案上方的鈍化層之間形成有通過與形成像素透明電極(PXL
ITO)的工藝相同的工藝而形成的下透明電極圖案570。因此,下透明電
極圖案570用于防止鈍化層的層離現象和生成異物的現象。

此時,可以以如下方式對下透明電極圖案570進行廣泛圖案化,該方
式為如圖6A所示完全覆蓋包括多個鈍化孔600的整個區域。可替代地,
可以以如下方式對下透明電極圖案570進行圖案化,該方式為如圖6B所
示將各鈍化孔600與另一鈍化孔隔開。

同時,下面描述了存在于根據本發明的實施方案制造的陣列基板的非
有源區中的鈍化孔的橫截面。參照圖6C,定位形成在鈍化孔下的S/D金
屬圖案540,并且在通過移除形成在S/D金屬圖案540上的PAS1550和
PAC560而露出的S/D金屬圖案540上形成下透明電極圖案570,并且在
下透明電極圖案570上形成作為上鈍化層的PAS2580。

因此,如圖6D所示,即使在通過干蝕刻有機鈍化層等的工藝而露出
的S/D金屬圖案540上形成氧化膜540′的情況下,形成在氧化膜540′上的
由導電材料形成的下透明電極圖案570用作一種接觸媒介層。因此,可以
提高S/D金屬圖案540與位于S/D金屬圖案540上方的PAS2580的粘合
強度。

因此,能夠抑制通過圖2A至2D所示的結構而引起的上鈍化層的層
離現象、由于發生層離現象導致的鈍化異物而引起的故障生成等,其中圖
2A至圖2D所示的結構也就是在鈍化孔區中S/D金屬圖案與上鈍化層直
接接觸的結構。

在上文中,已經將作為存在于顯示面板的非有源區的鈍化孔區中的
S/D蓋層的下透明電極圖案描述成形成為像素透明電極層(PXLITO)。
可替代地,下透明電極圖案可以形成為公共電極層(VcomITO)。

圖7為示出根據本發明的另一實施方案的鈍化孔區的截面圖,并且示
出了應用于POT型LCD裝置的示例。

參照圖7,在基板的最上部上形成有透明像素電極的POT型顯示面
板中,在PAS1和PAC上圖案化為作為用于公共電壓的透明電極的Vcom
ITO圖案670′,并且通過與上述工藝相同的工藝在鈍化孔區中將公共電壓
透明電極670形成為下透明電極圖案。作為VcomITO層的公共電壓透明
電極圖案670用作S/D金屬圖案的蓋層,因而可以提高如上所述的S/D金
屬圖案和上鈍化層(PAS2)的粘合強度。

同時,在圖4至到圖6A至圖6D所示的VOT型陣列基板的情況下,
在曝光之后實施干蝕刻以選擇性移除PAS1和PAC。相對地,由于為了選
擇性移除PAS1和PAC,在曝光之后馬上實施顯影的工藝,圖7所示的
POT型陣列基板與VOT型陣列基板略有不同。

此時,與在顯影工藝中相比,在干蝕刻工藝中暴露于等離子體的S/D
金屬圖案的氧化可以更活躍。在這方面,與在圖7所示的POT型像素面
板中相比,在圖5所示的VOT型像素面板中在鈍化孔處的上鈍化層
(PAS2)的粘合強度可降低得更為嚴重。因此,可以更有效地使用本發
明的實施方案。

然而,S/D金屬圖案的氧化不總是僅在干蝕刻工藝中產生,因而本發
明的技術構思甚至可應用于圖7所示的POT型顯示面板。

此外,即使沒有發生金屬圖案的氧化,S/D金屬圖案仍然直接接觸與
鈍化孔區中的S/D金屬圖案在種類方面不同的PAS2,所以S/D金屬圖案
與PAS2之間的粘合強度可降低。因此,根據圖7所示的本發明的另一實
施方案,在S/D金屬圖案與上鈍化層(PAS2)之間設置有下透明電極圖
案(即,VcomITO層),由此可以提高層間粘合強度。

本發明的上述各個實施方案不一定應用于僅LCD裝置的陣列基板,
而是可應用于所有種類的用于顯示裝置的基板,其中位于預定金屬圖案上
的無機鈍化層直接接觸鈍化孔區中的預定金屬圖案或非有源區的接觸孔
區域,由此無機鈍化層與預定金屬圖案之間的粘合強度可變弱。例如,本
發明的上述各個實施方案可應用于OLED顯示裝置、PDP顯示裝置等的
所有陣列基板。

如上所述,根據本發明的各種實施方案,在S/D金屬圖案與位于S/D
金屬圖案上方的鈍化層之間形成有透明電極圖案(ITO),上述金屬圖案
和鈍化層形成在用于顯示面板的陣列基板的非有源區的鈍化孔區中。因
此,可以防止在鈍化孔區中鈍化層的層離現象和鈍化異物的剝離現象。

此外,在形成在S/D金屬圖案上的PAS孔或PAC孔的區域中,在
S/D金屬圖案與位于S/D金屬圖案上方的鈍化層之間形成有用于增強粘合
強度的透明電極圖案。因此,可以防止鈍化層材料由于在鈍化孔區中的金
屬層和鈍化層之間粘合強度不足而產生層離現象或剝離所引起的顯示故
障。

具體地,在使用有機材料例如光丙烯酸類物質等的有機鈍化層(PAC)
并且像素透明電極或公共電壓透明電極同時設置在陣列基板上的顯示面
板中,在存在于非有源區的鈍化孔(PAC孔)區域在S/D金屬層與位于
S/D金屬層上方的鈍化層之間形成有透明電極圖案。因此,可以解決在如
下情況下發生的各種問題:上述情況為在干蝕刻PAC的工藝期間存在于
用于測量的焊盤中的S/D金屬層上形成氧化層,因而金屬層與位于金屬層
上方的鈍化層之間的粘合強度變弱。因此,可以尋求增加液晶顯示面板的
良品率并降低其故障率。

實際上,如下面的表1所示,根據在可應用本發明的實施方案的顯示
面板中的生成燥點的程度的測試結果,在如圖2A至圖2D所示的在鈍化
孔區中S/D金屬圖案直接接觸位于S/D金屬圖案上的鈍化層(PAS2)的
結構中,在有源區中燥點的生成率達到9.08%。然而,在通過應用本發明
的實施方案之中的圖5A至圖5E所示的構造在鈍化孔區中在S/D金屬圖
案與上鈍化層PAS2之間形成像素透明電極(ITO)圖案作為S/D蓋層的
情況下,完全沒有生成燥點。

表1


雖然已經參照附圖示例性描述了本發明的技術精神,但是本領域技術
人員將理解的是,在未脫離本發明的范圍的情況下,可以以各種形式對本
發明進行改變和修改。因此,本發明中所公開的實施方案全然不進行界定,
而是描述本發明的技術精神。此外,本發明的技術精神的范圍不受實施方
案限制。應該以如下方式基于所附權利要求理解本發明的范圍,上述方式
為包括在范圍內的所有技術構思等同于屬于本發明的權利要求。

附圖標記的描述

510:基板

520:GI

540:S/D金屬圖案

550:PAS1

560:PAC

565&565′:第一孔洞&第二孔洞

570:下透明電極圖案(PXLITO)

570′:像素透明電極

580:PAS2

590:公共電極(Vcom)圖案

670:下透明電極圖案(VcomITO)

附記

本發明還涉及以下技術方案。

1.一種用于顯示裝置的陣列基板,所述陣列基板包括:

含有薄膜晶體管(TFT)區的有源區;以及

含有鈍化孔區的非有源區,在所述鈍化孔區中依次設置有柵極絕緣體
(GI)、源極/漏極(S/D)金屬圖案、下透明電極圖案以及上鈍化層。

2.根據1所述的陣列基板,其中,在含有所述薄膜晶體管(TFT)
區的所述有源區中,依次設置有柵極金屬圖案、柵極絕緣體(GI)、半導
體層、源極/漏極(S/D)金屬圖案、下鈍化層、下透明電極層、上鈍化層
和上透明電極層。

3.根據1所述的陣列基板,其中,在含有所述鈍化孔區的所述非有
源區中,所述下透明電極圖案設置為所述S/D金屬圖案的蓋層。

4.根據2所述的陣列基板,其中,所述下透明電極圖案和所述下透
明電極層由同一層形成。

5.根據1所述的陣列基板,還包括在所述鈍化孔區中的源極/漏極
(S/D)金屬圖案上的下鈍化層,以及

其中,所述下鈍化層包括一個或更多個有機鈍化層、一個或更多個無
機鈍化層、或含有有機鈍化層和無機鈍化層的雙鈍化層。

6.根據2所述的陣列基板,其中,所述上鈍化層和所述下鈍化層中
的每個由有機材料或無機材料形成,

其中,所述有機材料為光丙烯酸類物質、丙烯酸酯或聚酰胺,所述無
機材料為氮化硅或氧化硅。

7.根據2所述的陣列基板,還包括設置在所述有源區中的所述下鈍
化層上的公共電壓電極,以及

其中,所述公共電壓電極和所述下透明電極圖案由同一層形成。

8.根據2所述的陣列基板,其中,所述源極/漏極(S/D)金屬圖案和
所述柵極金屬圖案中的每個由選自銅(Cu)、銅合金、鋁(Al)、鋁合金
(AlNd)、鉬(Mo)以及鉬合金(MoTi)中的一種或更多種材料形成。

9.根據1所述的陣列基板,其中,在含有所述鈍化孔區的非有源區
中,在所述GI和所述源極/漏極(S/D)金屬圖案之間設置有半導體層。

10.根據2所述的陣列基板,其中,形成在所述有源區中的所述源極
/漏極(S/D)金屬圖案包括源電極和漏電極。

11.根據10所述的陣列基板,其中,所述半導體層設置為用于在所
述源電極與所述漏電極之間形成溝道。

12.根據5所述的陣列基板,其中,在所述雙鈍化層中,所述有機鈍
化層比所述無機鈍化厚。

13.根據1所述的陣列基板,其中,在含有所述鈍化孔區的所述非有
源區中,所述下透明電極圖案接觸所述源極/漏極(S/D)金屬圖案。

14.根據2所述的陣列基板,其中,在含有所述薄膜晶體管(TFT)
區的所述有源區中,所述下透明電極層被設置為用于形成像素電極。

15.一種制造用于顯示裝置的陣列基扳的方法,所述方法包括:

提供陣列基板,所述陣列基板包括含有薄膜晶體管(TFT)區的有源
區和含有鈍化孔區的非有源區;

在包含于所述非有源區中的所述鈍化孔區中依次形成柵極絕緣體
(GI)、源極/漏極(S/D)金屬圖案和下鈍化層;

通過移除在所述鈍化孔區中所述下鈍化層的一部分來露出所述源極/
漏極(S/D)金屬圖案;

在所述鈍化孔區中露出的S/D金屬圖案上形成下透明電極圖案;以及

在所述鈍化孔區中的所述下透明電極圖案上形成上鈍化層。

16.一種制造用于顯示裝置的陣列基扳的方法,所述方法包括:

提供陣列基板,所述陣列基板包括含有薄膜晶體管(TFT)區的有源
區和含有鈍化孔區的非有源區;

在所述陣列基板上形成柵極金屬圖案;

在所述柵極金屬圖案上形成柵極絕緣體(GI);

沉積半導體層和源極/漏極(S/D)層;

在所述有源區和所述非有源區中均形成S/D金屬圖案;

沉積下鈍化層;

通過移除在所述鈍化孔區中所述下鈍化層的一部分來形成所述鈍化
孔;

在所述有源區和所述非有源區中均沉積下透明電極層;

圖案化所述下透明電極層以在所述鈍化孔區中的所述S/D金屬圖案
上形成下透明電極圖案;以及

在所述陣列基板的所述有源區和所述非有源區中均形成上鈍化層。

17.根據15或16所述的方法,其中,當在所述鈍化孔區中形成所述
下透明電極圖案時,圖案化在所述有源層中的所述下透明電極層以形成像
素電極。

18.根據15或16所述的方法,其中,在所述鈍化孔區中形成所述下
透明電極圖案作為在露出的S/D金屬圖案上的S/D蓋層。

19.根據15或16所述的方法,還包括:

在所述有源區中的所述上鈍化層上形成上透明電極層。

20.根據15或16所述的方法,

其中,通過采用一個或更多個有機鈍化層、一個或更多個無機鈍化層、
或含有有機鈍化層和無機鈍化層的雙鈍化層來形成所述下鈍化層。

21.根據15或16所述的方法,

其中,形成所述鈍化孔包括:蝕刻所述下鈍化層的與所述鈍化孔對應
的部分來露出所述S/D金屬圖案。

22.根據15或16所述的方法,其中,所述源極/漏極(S/D)金屬圖
案形成源電極和漏電極。

23.根據16所述的方法,其中,形成在所述有源區中的所述源極/漏
極(S/D)金屬圖案形成源電極和漏電極,以及

其中,沉積所述半導體層以用于在所述源電極與所述漏電極之間形成
溝道。

24.根據15或16所述的方法,其中,在所述鈍化孔區中,形成所述
下透明電極圖案以接觸所述源極/漏極(S/D)金屬圖案。

25.一種顯示裝置,包括根據1至14中任一項所述的陣列基板。

26.根據25所述的顯示裝置,其中,所述顯示裝置選自液晶顯示裝
置、有機發光裝置、等離子顯示面板或觸摸裝置。

關 鍵 詞:
用于 顯示裝置 陣列 及其 制造 方法
  專利查詢網所有資源均是用戶自行上傳分享,僅供網友學習交流,未經上傳用戶書面授權,請勿作他用。
關于本文
本文標題:用于顯示裝置的陣列基板及其制造方法.pdf
鏈接地址:http://www.wwszu.club/p-6401526.html
關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服客服 - 聯系我們

[email protected] 2017-2018 zhuanlichaxun.net網站版權所有
經營許可證編號:粵ICP備17046363號-1 
 


收起
展開
鬼佬大哥大