鬼佬大哥大
  • / 13
  • 下載費用:30 金幣  

功率晶體管結構及其制作方法.pdf

關 鍵 詞:
功率 晶體管 結構 及其 制作方法
  專利查詢網所有資源均是用戶自行上傳分享,僅供網友學習交流,未經上傳用戶書面授權,請勿作他用。
摘要
申請專利號:

CN201110081027.4

申請日:

2011.03.31

公開號:

CN102738229B

公開日:

2015.01.28

當前法律狀態:

終止

有效性:

無權

法律詳情: 未繳年費專利權終止IPC(主分類):H01L 29/78申請日:20110331授權公告日:20150128終止日期:20160331|||授權|||實質審查的生效IPC(主分類):H01L 29/78申請日:20110331|||公開
IPC分類號: H01L29/78; H01L29/739; H01L29/423; H01L21/336; H01L21/331 主分類號: H01L29/78
申請人: 無錫維賽半導體有限公司
發明人: 黃勤; 白玉明
地址: 214028 江蘇省無錫市國家高新技術產業開發區長江路21-1號創源大廈1001室
優先權:
專利代理機構: 上海光華專利事務所 31219 代理人: 李儀萍
PDF完整版下載: PDF下載
法律狀態
申請(專利)號:

CN201110081027.4

授權公告號:

|||102738229B||||||

法律狀態公告日:

2017.05.17|||2015.01.28|||2012.12.12|||2012.10.17

法律狀態類型:

專利權的終止|||授權|||實質審查的生效|||公開

摘要

本發明公開了一種功率晶體管結構及制作方法。該結構包括下電極、襯底、漂移區、兩個第一導電類型區、兩個第二導電類型體區、兩個柵區單元、隔離結構和上電極;其中兩個第二導電類型體區分別位于兩個第一導電類型區與漂移區之間,兩個柵區單元分別位于兩個第二導電類型體區之上,隔離結構覆蓋兩個柵區單元表面,上電極覆蓋隔離結構表面并同時與兩個第一導電類型區和兩個第二導電類型體區電導通。當襯底采用第一導電類型時,該結構可作為場效應管;采用第二導電類型襯底時,該結構可作為絕緣柵雙極型晶體管。這種結構的柵極實際覆蓋面積小,能減小柵極電荷Qg和柵漏電荷Qgd及源漏導通電阻Rdson,提高器件性能,其制作工藝簡單,生產成本較低。

權利要求書

權利要求書
1.  一種功率晶體管結構,其特征在于,該結構包括:
漏極;第一導電類型襯底,位于所述漏極之上;第一導電類型漂移區,位于所述第一導電類型襯底之上;兩個第一導電類型源區,分別位于所述第一導電類型漂移區上方的兩側;兩個第二導電類型體區,分別位于兩個第一導電類型源區與第一導電類型漂移區之
間;
兩個柵區單元,分別位于所述兩個第二導電類型體區之上;隔離結構,覆蓋于所述兩個柵區單元的表面,并使兩個柵區單元之間電隔離;源極,覆蓋于所述隔離結構表面,并同時與兩個第一導電類型源區和兩個第二導電類
型體區電導通。

2.  根據權利要求1所述的功率晶體管結構,其特征在于:所述柵區單元包括柵介質層和位于柵介質層上的柵極層。

3.  根據權利要求2所述的功率晶體管結構,其特征在于:在所述柵極層上還設有絕緣
層。

4.  根據權利要求1所述的功率晶體管結構,其特征在于:在所述第一導電類型漂移區
中還設有一個第一導電類型離子注入區,該第一導電類型離子注入區位于兩個第二導電類型體區之間。

5.  一種功率晶體管結構,其特征在于,該結構包括:集電極;
第二導電類型襯底,位于所述集電極之上;第一導電類型漂移區,位于所述第二導電類型襯底之上;兩個第一導電類型發射區,分別位于所述第一導電類型漂移區上方的兩側;兩個第二導電類型體區,分別位于兩個第一導電類型發射區與第一導電類型漂移區之
間;
兩個柵區單元,分別位于所述兩個第二導電類型體區之上;隔離結構,覆蓋于所述兩個柵區單元的表面,并使兩個柵區單元之間電隔離;發射極,覆蓋于所述隔離結構表面,并同時與兩個第一導電類型發射區和兩個第二導
電類型體區電導通。

6.  根據權利要求5所述的功率晶體管結構,其特征在于:所述柵區單元包括柵介質層和位于柵介質層上的柵極層。

7.  根據權利要求6所述的功率晶體管結構,其特征在于:在所述柵極層上還設有絕緣
層。

8.  根據權利要求5所述的功率晶體管結構,其特征在于:在所述第一導電類型漂移區
中還設有一個第一導電類型離子注入區,該第一導電類型離子注入區位于兩個第二導電類型體區之間。

9.  一種功率晶體管結構的制作方法,其特征在于,包括以下步驟:步驟一、在半導體襯底上形成淺摻雜的第一導電類型的外延層,并在所述外延層上分
別制作兩個柵區單元;
步驟二、在所述兩個柵區單元周圍制作隔離結構,使其覆蓋所述兩個柵區單元的表面,并使兩個柵區單元之間電隔離;
步驟三、在所述隔離結構兩側的外延層中分別形成兩個重摻雜第一導電類型區和兩個第二導電類型區,剩余的外延層作為漂移區;其中所述隔離結構每側各有一個重摻雜第一導電類型區和一個第二導電類型區,每側的重摻雜第一導電類型區分別向內延伸至所述隔離結構下方,且每側的第二導電類型區分別延伸至與之鄰近的柵區單元下方,將重摻雜第一導電類型區與漂移區隔開;
步驟四、刻蝕掉未被所述隔離結構遮擋的部分第一導電類型區;步驟五、制作上電極,使其同時與所述隔離結構兩側的第一導電類型區和第二導電類
型區接觸;步驟六、在所述半導體襯底下制作下電極。

10.  根據權利要求9所述的功率晶體管結構的制作方法,其特征在于:步驟一所述的半導體襯底采用第一導電類型襯底。

11.  根據權利要求9所述的功率晶體管結構的制作方法,其特征在于:步驟一所述的半導體襯底采用第二導電類型襯底。

12.  根據權利要求9所述的功率晶體管結構的制作方法,其特征在于:所述柵區單元包括柵介質層和位于柵介質層上的柵極層,在柵極層上還設有絕緣層。

13.  根據權利要求9所述的功率晶體管結構的制作方法,其特征在于:步驟一中,還采用了第一導電類型離子注入的方法,增強外延層上部的第一導電類型離子濃度。

14.  根據權利要求9所述的功率晶體管結構的制作方法,其特征在于:步驟三中,采用離子注入的方法,在所述隔離結構兩側的外延層中分別形成兩個重摻雜第一導電類型區和兩個第二導電類型區。

15.  根據權利要求9所述的功率晶體管結構的制作方法,其特征在于:步驟三中,采用熱處理擴散的方法,擴大重摻雜第一導電類型區和第二導電類型區,使每側的重摻雜第一導電類型區分別向內延伸至所述隔離結構下方,且每側的第二導電類型區分別延伸至與之鄰近的柵區單元下方,將重摻雜第一導電類型區與漂移區隔開。

說明書

說明書功率晶體管結構及其制作方法
技術領域
[0001]本發明涉及一種功率晶體管的結構及其制作工藝,尤其涉及一種金屬氧化物半導體場效應管(MOSFET,Metal-Oxide-SemiconductorField-EffectTransistor)和一種絕緣柵雙極型晶體管(IGBT,InsulatedGateBipolarTransistor)及相關制作工藝,屬于半導體器件和器件制造技術領域。
背景技術
[0002] 縱向雙擴散場效應管(VDMOS)和絕緣柵雙極型晶體管(IGBT)是兩種目前常用的功率晶體管。IGBT由BJT雙極型三極管和MOS場效應管組成,兼有MOSFET的高輸入阻抗和BJT的低導通壓降兩方面的優點,非常適合應用于交流電機、變頻器、開關電源、照明電路、牽引傳動等領域。VDMOS是一種電壓控制型器件,在合適的柵極電壓的控制下,半導體表面反型,形成導電溝道,于是漏極和源極之間縱向流過適量的電流。VDMOS兼有雙極晶體管和普通MOS器件的優點。與雙極晶體管相比,它的開關速度,開關損耗小;輸入阻抗高,驅動功率小;頻率特性好;跨導高度線性。特別值得指明出的是,它具有負的溫度系數,沒有雙極功率的二次穿問題,安全工作出了區大。因此,不論是開關應用還是線性應用,VDMOS都是理想的功率器件。現在,VDMOS器件已廣泛應用于各種領域,包括電機調速、逆變器、不間熠電源、開關電源、電子開關、汽車電器和電子鎮流器等。
[0003]通常VDMOS器件采用傳統的一體式柵區,器件工作時,溝道僅形成于柵區兩側,該結構由于硅晶柵與漏極之間有較大的重疊部分,即硅晶柵與漏極的相對的非溝道面積較大,所以柵極電荷Qgd較高;并且該傳統結構的制造方法也比較復雜,通常需要六至七步掩膜工藝,因此生產成本較高。
[0004] 鑒于此,為了提高器件性能并簡化制作工藝降低生產成本,本發明將提出一種新型的平面型的功率晶體管結構。
發明內容
[0005]本發明要解決的技術問題在于提供一種功率晶體管結構及其制作方法。
[0006]為了解決上述技術問題,本發明采用如下技術方案:
[0007]一種功率晶體管結構,包括:
[0008]漏極;
[0009]第一導電類型襯底,位于所述漏極之上;
[0010]第一導電類型漂移區,位于所述第一導電類型襯底之上;
[0011]兩個第一導電類型源區,分別位于所述第一導電類型漂移區上方的兩側;
[0012] 兩個第二導電類型體區,分別位于兩個第一導電類型源區與第一導電類型漂移區之間;
[0013]兩個柵區單元,分別位于所述兩個第二導電類型體區之上;
[0014]隔離結構,覆蓋于所述兩個柵區單元的表面,并使兩個柵區單元之間電隔離,即無
直接連接;
[0015] 源極,覆蓋于所述隔離結構表面,并同時與兩個第一導電類型源區和兩個第二導電類型體區電導通。
[0016] 其中,所述柵區單元包括柵介質層和位于柵介質層上的柵極層;優選地,在柵極層上還設有絕緣層。
[0017] 作為本發明的優選方案,在所述第一導電類型漂移區中還設有一個第一導電類型區域,該第一導電類型區域位于兩個第二導電類型體區之間。
[0018] 另一種功率晶體管結構,包括:
[0019] 集電極;
[0020] 第二導電類型襯底,位于所述集電極之上;
[0021] 第一導電類型漂移區,位于所述第二導電類型襯底之上;
[0022] 兩個第一導電類型發射區,分別位于所述第一導電類型漂移區上方的兩側;[0023] 兩個第二導電類型體區,分別位于兩個第一導電類型發射區與第一導電類型漂移區之間;
[0024] 兩個柵區單元,分別位于所述兩個第二導電類型體區之上;
[0025] 隔離結構,覆蓋于所述兩個柵區單元的表面,并使兩個柵區單元之間電隔離;[0026] 發射極,覆蓋于所述隔離結構表面,并同時與兩個第一導電類型發射區和兩個第二導電類型體區電導通。
[0027] 其中,所述柵區單元包括柵介質層和位于柵介質層上的柵極層;優選地,在柵極層上還設有絕緣層。
[0028] 作為本發明的優選方案,在所述第一導電類型漂移區中還設有一個第一導電類型區域,該第一導電類型區域位于兩個第二導電類型體區之間。
[0029] 一種制作上述功率晶體管結構的方法,包括以下步驟:
[0030] 步驟一、在半導體襯底上形成淺摻雜的第一導電類型的外延層,并在所述外延層上分別制作兩個柵區單元;該外延層的厚度可變;
[0031] 步驟二、在所述兩個柵區單元周圍制作隔離結構,使其覆蓋所述兩個柵區單元的表面,并使兩個柵區單元之間電隔離;
[0032]步驟三、在所述隔離結構兩側的外延層中分別形成兩個重摻雜第一導電類型區和兩個第二導電類型區,剩余的外延層作為漂移區;其中所述隔離結構每側各有一個重摻雜第一導電類型區和一個第二導電類型區,每側的重摻雜第一導電類型區分別向內延伸至所述隔離結構下方,且每側的第二導電類型區分別延伸至與之鄰近的柵區單元下方,將重摻雜第一導電類型區與漂移區隔開;
[0033] 步驟四、刻蝕掉未被所述隔離結構遮擋的部分第一導電類型區;
[0034] 步驟五、制作上電極,使其同時與所述隔離結構兩側的第一導電類型區和第二導電類型區接觸;
[0035] 步驟六、在所述半導體襯底下制作下電極。
[0036] 其中,制作的是場效應管時,步驟一的半導體襯底采用第一導電類型襯底;制作的是絕緣柵雙極型晶體管時,步驟一的半導體襯底采用第二導電類型襯底。
[0037] 所述柵區單元包括柵介質層和位于柵介質層上的柵極層;優選地,在柵極層上還
設有絕緣層。
[0038]優選地,步驟一中,還可采用第一導電類型離子注入的方法,增強外延層上部的第一導電類型離子濃度,用于在漂移區中形成一個額外的第一導電類型離子注入區,以增強漂移區的離子濃度,減小阻抗。
[0039]優選地,步驟三采用離子注入的方法,在所述隔離結構兩側的外延層中分別形成兩個重摻雜第一導電類型區和兩個第二導電類型區。
[0040]優選地,步驟三采用熱處理擴散的方法,擴大重摻雜第一導電類型區和第二導電類型區,使每側的重摻雜第一導電類型區分別向內延伸至所述隔離結構下方,且每側的第二導電類型區分別延伸至與之鄰近的柵區單元下方,將重摻雜第一導電類型區與漂移區隔開。
[0041]本發明的有益效果在于:
[0042]本發明的功率晶體管中采用了一個隔離結構包圍兩個柵區單元的新型結構,該新型結構與傳統的整體式柵區結構相比,實際的柵極覆蓋面積可以制作的更小,因而可以通過減小柵極覆蓋面積從而減小柵極電荷Qg;并且該結構中柵區與襯底下方的電極(漏極)的實際相對面積與傳統的整體式柵區結構相比更小,所以可有效的減小柵漏電荷Qgd;此外,通過對漂移區進行額外的離子注入,還可以有效的減小源漏導通電阻Rdson,進一步改善器件的FOM(品質因數)。其制作工藝較為簡單,僅需要在制作柵區、刻蝕源區和制作源極時采用掩模版,僅采用三道掩膜版即可完成器件結構的制作,大大降低了生產成本。
附圖說明
[0043]圖1為實施例一中功率金屬氧化物半導體場效應管的器件結構示意圖;
[0044]圖2為實施例一中增強型的功率金屬氧化物半導體場效應管的器件結構示意圖;[0045]圖3a-3f為實施例一中功率金屬氧化物半導體場效應管的制作工藝流程示意圖;[0046]圖4為實施例二中功率絕緣柵雙極型晶體管的器件結構示意圖。
具體實施方式
[0047]下面結合附圖進一步說明本發明的器件結構,為了示出的方便附圖并未按照比例繪制。
[0048]實施例一
[0049]本實施例提供一種功率金屬氧化物半導體場效應管(MOSFET)的器件結構,如圖1所示,該器件結構包括:漏極110,位于漏極110之上的第一導電類型襯底120,位于第一導電類型襯底120之上的漂移區130,分別位于漂移區130上方兩側的兩個第一導電類型源區
150,分別位于兩個第一導電類型源區150與漂移區130之間的兩個第二導電類型體區140,分別位于兩個第二導電類型體區140之上的兩個柵區單元160,覆蓋于兩個柵區單元160表面并使兩個柵區單元160之間電隔離的隔離結構170,以及覆蓋于隔離結構170表面的源極
180。源極180同時與兩個第一導電類型源區150和兩個第二導電類型體區140電導通。[0050]以NMOS為例,則第一導電類型襯底120采用N+型半導體襯底,漂移區130可以是N-型,第二導電類型體區140為P型體區,第一導電類型源區150為N+型源區。柵區單元
160包括柵介質層161和位于柵介質層161上的柵極層162,優選地,在柵極層162上還設
有絕緣層163。通常柵介質層的材料可以為二氧化硅、氮氧硅化合物、或鉿基的高介電常數材料等,柵極層的材料可以為傳統的多晶硅,或者鈦、鎳、鉭、鎢、氮化鉭、氮化鎢、氮化鈦、硅化鈦、硅化鎢或硅化鎳中的一種或其組合。
[0051] 該MOS器件工作時,電流走向如圖1中的箭頭所示,通過控制兩個柵區單元160可使它們下方的兩個第二導電類型體區140表面反型,形成兩個導電溝道,于是漏極和源極之間縱向流過電流。該器件結構采用兩個柵區單元160代替傳統VDMOS中的整體式柵區,兩個柵區單元160之間是隔離結構,(相較于同尺寸的VDMOS而言)相當于將兩個柵區單元之間的柵極去除了,因此實際的柵極覆蓋面積更小,柵極電荷Qg更小;并且柵極與漏極的實際相對面積與傳統的整體式柵區結構相比也更小,所以還可有效的減小柵漏電荷Qgd。[0052] 圖2是基于上述器件結構的一種增強型器件結構示意圖。通過對漂移區進行額外的第一導電類型(N)離子注入,在漂移區中形成一個第一導電類型離子注入區131(N型區),用以增強此處漂移區的離子濃度,從而可以有效的減小源漏導通電阻Rdson。
[0053]由于器件的品質因數FOM與柵極電荷Qg、柵漏電荷Qgd、源漏導通電阻Rdson有如下關系:
[0054]FOM1=Rdson*Qg
[0055]FOM2=Rdson*Qgd
[0056]可見,本實施例提供的器件結構通過減小柵極電荷Qg、柵漏電荷Qgd和源漏導通電阻Rdson,能有效提高器件性能,改善FOM。
[0057]參見圖3a-3f,制作上述功率晶體管的方法,包括以下步驟:
[0058]步驟一、如圖3a所示,在第一導電類型襯底120(N+型半導體襯底)上形成第一導電類型外延層1300(N-型外延層),并在第一導電類型外延層1300上分別制作兩個柵區單元160;該外延層1300的厚度可變;
[0059]其中,還可采用第一導電類型離子注入(N離子注入)的方法,增強外延層上部的第一導電類型離子濃度,用于在漂移區中形成一個額外的第一導電類型離子注入區131(N型區),以增強漂移區的離子濃度,減小阻抗。
[0060]步驟二、如圖3b所示,在兩個柵區單元160周圍制作隔離結構170,使其覆蓋兩個柵區單元160的表面,并使兩個柵區單元160之間電隔離,即兩個柵區單元160之間無直接連接。
[0061]步驟三、如圖3c所示,通過P離子及N離子注入,在隔離結構170兩側的外延層
1300中分別形成兩個重摻雜第一導電類型區1500(N+型)和兩個第二導電類型區1400(P
型),每側的第二導電類型區1400位于重摻雜第一導電類型區1500的下方,剩余的外延層
1300將作為漂移區130。
[0062]然后,可以通過熱處理等方法,擴大重摻雜第一導電類型區1500和第二導電類型區1400,使每側的重摻雜第一導電類型區1500分別向內延伸至所述隔離結構170下方,且每側的第二導電類型區1400分別延伸至與之鄰近的柵區單元160下方;第二導電類型區
1400將重摻雜第一導電類型區1500與漂移區130隔開,如圖3d所示。
[0063]步驟四、如圖3e所示,刻蝕掉未被所述隔離結構170遮擋的部分第一導電類型區
1500,形成第一導電類型源區150,使得第二導電類型體區140暴露出來。
[0064]步驟五、如圖3f所示,制作第一電極,即源極180,使其同時與所述隔離結構170兩
側的第一導電類型源區150和第二導電類型體區140接觸。
[0065]步驟六、在第一導電類型襯底120下制作第二電極,即漏極110,此步驟未繪制附圖,可以圖1參考。
[0066]可見該制作工藝較為簡單,僅需要在制作柵區、刻蝕源區和制作源極時采用掩模版,僅采用三道掩模版即可完成器件結構的制作,大大降低了生產成本。
[0067]實施例二
[0068]本實施例提供一種功率絕緣柵雙極型晶體管(IGBT)的器件結構,如圖4所示,該器件結構包括:
[0069]集電極210,位于集電極210之上的第二導電類型襯底220,位于第二導電類型襯底220之上的漂移區230,分別位于第一導電類型漂移區230上方兩側的兩個第一導電類型發射區250,分別位于兩個第二導電類型發射區250與第一導電類型漂移區230之間的兩個第二導電類型體區240,分別位于兩個第二導電類型體區240之上的兩個柵區單元260,覆蓋于兩個柵區單元260的表面并使兩個柵區單元260之間電隔離的隔離結構270,以及覆蓋于隔離結構270表面的發射極280。發射極280同時與兩個第一導電類型發射區250和兩個第二導電類型體區240電導通。
[0070]其中,柵區單元260包括柵介質層261和位于柵介質層261上的柵極層262;優選地,在柵極層262上還設有絕緣層263。
[0071]優選地,在所述漂移區230中還設有一個第一導電類型離子注入區231,該第一導電類型離子注入區231位于兩個第二導電類型體區240之間,用以增強此處漂移區的離子濃度,有效減小導通電阻。
[0072]其制作方法與實施例一中的制作方法相類似,不同之處在于:制作MOS管時,步驟一的半導體襯底采用第一導電類型襯底;而制作IGBT時,步驟一的半導體襯底采用第二導電類型襯底。
[0073]本發明中涉及的其他技術屬于本領域技術人員熟悉的范疇,在此不再贅述。上述實施例僅用以說明而非限制本發明的技術方案。任何不脫離本發明精神和范圍的技術方案均應涵蓋在本發明的專利申請范圍當中。

關于本文
本文標題:功率晶體管結構及其制作方法.pdf
鏈接地址:http://www.wwszu.club/p-6420918.html
關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服 - 聯系我們

[email protected] 2017-2018 zhuanlichaxun.net網站版權所有
經營許可證編號:粵ICP備17046363號-1 
 


收起
展開
鬼佬大哥大