鬼佬大哥大
  • / 47
  • 下載費用:30 金幣  

半導體裝置及其制造方法.pdf

關 鍵 詞:
半導體 裝置 及其 制造 方法
  專利查詢網所有資源均是用戶自行上傳分享,僅供網友學習交流,未經上傳用戶書面授權,請勿作他用。
摘要
申請專利號:

CN201210214671.9

申請日:

2009.01.20

公開號:

CN102768965B

公開日:

2015.01.14

當前法律狀態:

有效性:

法律詳情: 專利權人的姓名或者名稱、地址的變更IPC(主分類):H01L 21/60變更事項:專利權人變更前:瑞薩電子株式會社變更后:瑞薩電子株式會社變更事項:地址變更前:日本神奈川縣變更后:日本東京|||授權|||實質審查的生效IPC(主分類):H01L 21/60申請日:20090120|||公開
IPC分類號: H01L21/60; H01L21/56; H01L23/495; H01L23/29 主分類號: H01L21/60
申請人: 瑞薩電子株式會社
發明人: 谷藤雄一; 中條卓也; 岡浩偉
地址: 日本神奈川縣
優先權: 2008.01.28 JP 2008-016551
專利代理機構: 北京律盟知識產權代理有限責任公司 11287 代理人: 劉國偉
PDF完整版下載: PDF下載
法律狀態
申請(專利)號:

CN201210214671.9

授權公告號:

|||102768965B||||||

法律狀態公告日:

2017.12.26|||2015.01.14|||2012.12.26|||2012.11.07

法律狀態類型:

專利權人的姓名或者名稱、地址的變更|||授權|||實質審查的生效|||公開

摘要

本發明涉及半導體裝置及其制造方法。本發明使得介于半導體芯片和芯片墊部之間的導電性接著劑的接合可靠性提高。硅芯片3A搭載在與漏極引線Ld一體形成的芯片墊部4D上,且在硅芯片3A的主面上形成有源極墊7。硅芯片3A的背面構成一功率MOSFET的漏極,且經由Ag膏5而接合于芯片墊部4D上。源極引線Ls與源極墊7是通過Al帶10而電連接。在硅芯片3A的背面上形成有Ag納米粒子涂膜9A,在芯片墊部4D與引線(漏極引線Ld、源極引線Ls)的表面上形成有Ag納米粒子涂膜9B。

權利要求書

1: 一種半導體裝置的制造方法, 其包含以下步驟 : (a) 準備具有芯片搭載部和配置在所述芯片搭載部附近的第一引線的引線框 ; (b) 將 Ag 膏供給到所述芯片搭載部上 ; (c) 經由所有 Ag 膏將半導體芯片搭載在所述芯片搭載部上 ; (d) 在所述 (c) 步驟之后, 使所述 Ag 膏固化, 以此將所述芯片搭載部與所述半導體芯片 的背面經由所述 Ag 膏而黏接在一起 ; 及 (e) 在所述 (d) 步驟之后, 通過導電體將所述第一引線與所述半導體芯片的第一墊電 連接 ; 其中所述 Ag 膏包含 Ag 填料, 作為基礎樹脂的第一熱固性樹脂和由第二熱固性樹脂所 構成的襯墊樹脂。
2: 根據權利要求 1 所述的半導體裝置的制造方法, 其中所述襯墊樹脂的粒徑為 8μm ~ 20μm。
3: 根據權利要求 1 所述的半導體裝置的制造方法, 其中所述導電體是金屬帶。
4: 根據權利要求 3 所述的半導體裝置的制造方法, 其中通過施加超聲波振動能量將所述金屬帶與所述第一引線和所述半導體芯片的第 一墊連接。
5: 根據權利要求 1 所述的半導體裝置的制造方法, 其中將功率 MOSFET 形成在所述半導體芯片上, 其中所述第一墊包括所述功率 MOSFET 的源極電極, 及 其中所述功率 MOSFET 的漏極電極形成在所述半導體芯片的背面上。
6: 根據權利要求 1 所述的半導體裝置的制造方法, 進一步包括如下步驟 : (f) 在所述 (e) 步驟之后, 對所述芯片搭載部、 所述半導體芯片、 所述導電體和所述第 一引線的內部引線部加以樹脂密封。
7: 一種半導體裝置, 包括 引線框, 其具有芯片墊部和配置在所述芯片墊部附近的第一引線 ; 半導體芯片, 其以面朝上方式搭載在所述芯片墊部上, 且在所述半導體芯片的主面上 具有第一墊 ; 導電體, 其將所述第一引線與所述第一墊電連接 ; 及 樹脂封裝, 其將所述芯片墊部、 所述半導體芯片、 所述導電體和所述第一引線的內部引 線部加以密封, 其中所述芯片墊部與所述半導體芯片的背面經由 Ag 膏而黏接在一起, 所述 Ag 膏含有 Ag 填料、 作為基礎樹脂的第一熱固性樹脂和由第二熱固性樹脂所構成的襯墊樹脂。
8: 根據權利要求 7 所述的半導體裝置, 其中所述襯墊樹脂的粒徑為 8μm ~ 20μm。
9: 根據權利要求 7 所述的半導體裝置, 其中用于將所述第一引線與所述第一墊電連接的所述導電體是金屬帶。
10: 根據權利要求 9 所述的半導體裝置, 其中將功率 MOSFET 形成在所述半導體芯片上, 2 其中所述第一墊包括所述功率 MOSFET 的源極電極, 及 其中所述功率 MOSFET 的漏極電極形成在所述半導體芯片的背面上。

說明書


半導體裝置及其制造方法

     本案是申請日為 2009 年 1 月 20 日, 申請號為 200910005255.6, 發明名稱為 “半導 體裝置及其制造方法” 的發明專利申請的分案申請。技術領域
     本發明涉及一種半導體裝置及其制造技術, 特別涉及一種應用于具有封裝的 功率半導體裝置中而有效的技術, 所述封裝是指經由導電性接著劑等而將半導體芯片 (semiconductor chip) 接合于引線框的芯片墊 (die pad) 部上。 背景技術 便攜式信息設備的電力控制開關或者充放電保護電路開關等所使用的功率 MOSFET(Metal Oxide Semiconductor Field Effect Transistor, 金屬氧化物半導體場效 應晶體管 ), 是被密封在 SOP(Small OutLine Package, 小外型封裝 )8 等的小型表面安裝封 裝中。
     此種功率半導體裝置用表面安裝封裝例如具有如下構造。即, 形成有功率 MOSFET 的半導體芯片以其主面朝上的狀態而搭載在與漏極引線一體形成的芯片墊部之上, 且經由 Ag 膏的等導電性接著劑而黏接到芯片墊部上。在半導體芯片的背面上, 形成有連接于功率 MOSFET 的漏極的漏極電極。 另一方面, 在半導體芯片的主面上, 形成有源極墊與柵極墊。 為 了降低功率 MOSFET 的導通電阻, 源極墊是以相比柵極墊較大的面積所構成。源極墊與柵極 墊分別經由 Au 線而與引線電連接。而且, 這些構件 ( 芯片墊部、 半導體芯片、 Au 線、 引線 ) 利用模鑄樹脂而密封。
     在技術論文 11th Symposium on“Microjoining and Assembly Technology in Electronics” , pp233-238, (2005.2)( 非專利文獻 1) 中, 報告了如下內容 : 作為功率半導體 裝置用的導電性接著劑, 對在現有的 Ag 膏中混合有 Ag 納米粒子而形成的納米復合 Ag 膏材 料的使用進行了研究。
     而且, 日本專利特開 2005-277168 號公報 ( 專利文獻 1) 中揭示有一種功率半導體 裝置用封裝, 其利用由銅或銅合金所構成的板狀的夾具將半導體芯片的源極墊與引線加以 電連接而形成。此專利文獻中所揭示的封裝是利用導電性接著劑將源極墊與夾具、 以及引 線與夾具分別黏接在一起。此導電性接著劑的特征在于 : 在黏合樹脂中含有由具有塑性的 鋁或銦等組成的導電性粒子, 因黏接而導致的塑性變形前的所述導電性接著劑的至少一部 分的粒徑, 具有被黏接的源極墊與夾具的間隙距離、 及引線與夾具的間隙距離的最大值以 上的尺寸。
     專利文獻 1 : 日本專利特開 2005-277168 號公報
     非專利文獻 1 : 11th Symposium on “Microjoining and Assembly Technology in Electronics” , pp233-238, (2005.2)
     發明內容近年來, 隨著功率半導體裝置的高性能化, 要求進一步降低功率 MOSFET 的導通電 阻。因此, 以前, 對于以具有可撓性的金屬帶 (metal ribbon) 將經由 Au 線而電連接的源極 墊與引線加以連接的情況進行了研究。 此金屬帶例如是由厚度為數百微米 (μm) 左右的 Al 箔或 Cu 箔等所構成, 其寬度隨著源極墊的寬度而有所不同, 但一般為 1mm 左右。因此, 通過 金屬帶將源極墊與引線加以連接, 從而與通過 Au 線將源極墊與引線加以連接的情況相比, 可大幅降低源電阻 (source resistance)。
     為了將金屬帶連接到源極墊和引線上, 使用了利用有超聲波振動的楔焊 (wedge bonding) 法。然而, 金屬帶焊接時施加到源極墊表面的超聲波振動能量, 遠大于 Au 線焊接 時施加到源極墊表面的超聲波振動能量 ( 一般為 5W ~ 10W 左右 )。因此, 當利用金屬帶來 連接源極墊與引線時, 介在于半導體芯片和芯片墊部之間的 Ag 膏等的導電性接著劑會因 超聲波振動能量而受到損傷。 其結果產生如下不良情況 : 導電性接著劑的接著強度會降低 ; 或者在金屬帶焊接時硅芯片會從芯片墊部剝離 ; 或者導電性接著劑的導電率會降低等。
     本發明的目的在于提供一種使得介在于半導體芯片和芯片墊部之間的導電性接 著劑的接合可靠性提高的技術。
     本發明的其它目的在于提供一種推進功率半導體裝置大容量化的技術。
     本發明的所述以及其它目的和新穎特征可根據本說明書的記述及附圖而明確了解。 本申請案所揭示的發明中, 對代表性內容的概要的簡單說明如下所述。
     本發明的半導體裝置包含 : 引線框, 其具有芯片墊部和配置在所述芯片墊部附近 的第一引線 ; 半導體芯片, 其以面朝上 (face up) 方式搭載在所述芯片墊部上, 且在主面上 具有第一墊 ; 導電體, 其將所述第一引線與所述第一墊加以電連接 ; 及樹脂封裝, 其將所述 芯片墊部、 所述半導體芯片、 所述導電體和所述第一引線的內部引線部加以密封 ; 且在所述 引線框的表面上, 形成有將 Ag 的納米粒子燒結所成的第一多孔金屬層 ; 所述芯片墊部與所 述半導體芯片的背面經由 Ag 膏而黏接在一起。
     本發明的半導體裝置的制造方法包含以下步驟 : (a) 準備具有芯片墊部和配置在 所述芯片墊部附近的第一引線的引線框, 并在所述引線框的表面上, 形成將 Ag 的納米粒子 燒結所成的第一多孔金屬層 ; (b) 準備在主面上具有第一墊的半導體芯片 ; (c) 在將 Ag 膏 供給于所述芯片墊部上之后, 以面朝上方式將所述半導體芯片搭載在所述芯片墊部上 ; (d) 在所述 (c) 步驟之后, 使所述 Ag 膏固化, 以此將所述芯片墊部與所述半導體芯片的背面經 由所述 Ag 膏而黏接在一起 ; (e) 在所述 (d) 步驟之后, 通過導電體將所述第一引線與所述 第一墊加以電連接 ; 及 (f) 在所述 (e) 步驟之后, 對所述芯片墊部、 所述半導體芯片、 所述導 電體和所述第一引線的內部引線部加以樹脂密封。
     [ 發明的效果 ]
     本申請案所揭示的發明中, 對于代表性內容所獲得的效果的簡單說明如下所述。
     使得介在于半導體芯片和芯片墊部之間的導電性接著劑的接合可靠性提高。
     附圖說明
     圖 1 是表示作為本發明實施形態 1 的半導體裝置的外觀的俯視圖。 圖 2 是表示作為本發明實施形態 1 的半導體裝置的外觀的側視圖。圖 3 是表示作為本發明實施形態 1 的半導體裝置的內部構造的俯視圖。
     圖 4 是沿著圖 3 的 A-A 線的剖面圖。
     圖 5 是沿著圖 3 的 B-B 線的剖面圖。
     圖 6 是將硅芯片與芯片墊部的接合部放大表示的剖面圖。
     圖 7 是表示硅芯片上所形成的功率 MOSFET 的主要部分剖面圖。
     圖 8 是表示包含形成在硅芯片上的源極墊、 柵極墊和柵極配線在內的最上層的導 電膜與下層的柵極電極的俯視圖。
     圖 9 是表示實施形態 1 中所使用的引線框的制造步驟的流程圖。
     圖 10(a) 是表示作為實施形態 1 中所使用的引線框的原料的銅條的側視圖, 圖 10(b) 是此銅條的部分俯視圖。
     圖 11 是表示引線框的完成狀態的俯視圖。
     圖 12 是表示實施形態 1 中所使用的硅芯片的制造步驟的流程圖。
     圖 13(a)、 (b)、 (c) 是以步驟順序來表示在半導體晶片的背面上形成 Ag 納米粒子 涂膜的方法的說明圖。
     圖 14 是表示實施形態 1 的半導體裝置的制造步驟的流程圖。
     圖 15 是實施形態 1 的半導體裝置的制造步驟中所使用的分配器的側視圖。
     圖 16 是表示實施形態 1 的半導體裝置的制造方法的引線框的主要部分俯視圖。
     圖 17 是表示實施形態 1 的半導體裝置的制造方法的引線框的主要部分俯視圖。
     圖 18 是實施形態 1 的半導體裝置的制造步驟中所使用的楔形工具的主要部分側 視圖。
     圖 19 是表示實施形態 1 的 Al 帶的焊接步驟的主要部分剖面圖。
     圖 20 是表示實施形態 1 的 Al 帶的焊接步驟的主要部分剖面圖。
     圖 21 是表示實施形態 1 的 Al 帶的焊接步驟的主要部分剖面圖。
     圖 22 是表示實施形態 1 的 Al 帶的焊接步驟的主要部分剖面圖。
     圖 23 是表示實施形態 1 的半導體裝置的制造方法的引線框的主要部分俯視圖。
     圖 24 是表示實施形態 1 的半導體裝置的制造方法的引線框的主要部分俯視圖。
     圖 25 是表示作為本發明實施形態 2 的半導體裝置的內部構造的俯視圖。
     圖 26 是沿著圖 25 的 C-C 線的剖面圖。
     圖 27 是表示實施形態 2 的半導體裝置的制造步驟的流程圖。
     圖 28 是表示實施形態 2 的半導體芯片的焊接方法的概略剖面圖。
     圖 29 是表示作為本發明實施形態 3 的半導體裝置的剖面圖。
     圖 30 是表示作為本發明實施形態 4 的半導體裝置的表面側外觀的俯視圖。
     圖 31 是表示作為本發明實施形態 4 的半導體裝置的背面側外觀的俯視圖。
     圖 32 是表示作為本發明實施形態 4 的半導體裝置的內部構造的俯視圖。
     圖 33 是表示實施形態 4 中所使用的 Ag 膏的制造步驟的流程圖。
     圖 34 是表示實施形態 4 的半導體裝置的制造步驟的流程圖。
     圖 35 是對實施形態 4 中所使用的 Ag 膏的效果加以說明的示圖。
     圖 36 是表示 Ag 膏厚度與 Ag 膏斷裂超聲波輸出間的關系的圖表。
     圖 37 是表示 Ag 膏厚度與金屬帶焊接時施加到 Ag 膏上的最大應力間的關系的圖表。
     [ 符號的說明 ] 1A、 1B、 1C 半導體裝置 (SOP8) 2 模鑄樹脂 3A、 3B 硅芯片 4D 芯片墊部 5 Ag 膏 5A Ag 填料 5B 環氧樹脂 6 漏極電極 7 源極墊 ( 源極電極 ) 8 柵極墊 9A、 9B Ag 納米粒子涂膜 ( 多孔金屬層 ) 10 Al 帶 11 Au 線 12 14 15 20 21 22 23 24 25 26A 26B 27 28 29 30、 31 32、 33 34 35 36、 37、 38 40 41 42 44 45 硅晶片 Ag 膏 襯墊樹脂 n+ 型單晶硅基板 n- 型單晶硅層 p 型井 氧化硅膜 槽 氧化硅膜 ( 柵極氧化膜 ) 多晶硅膜 ( 柵極電極 ) 柵極引出電極 p- 型半導體區域 p 型半導體區域 n+ 型半導體區域 ( 源極 ) 氧化硅膜 連接孔 柵極配線 p+ 型半導體區域 Al 配線 銅條 分配器 注射器 楔形工具 帶導向件7CN 102768965 A
     說切刀 芯片焊接平臺 焊接夾頭 引線 漏極引線 引線框 柵極引線 源極引線明書5/14 頁46 48 49 L Ld LF Lg Ls具體實施方式
     以下, 根據附圖來詳細說明本發明的實施形態。 另外, 在用以說明實施形態的所有 圖中, 對于相同的構件, 原則上標注相同的符號, 并省略其重復的說明。 而且, 在以下的實施 形態中, 除了特別必要時以外, 原則上不重復進行同一或者同樣的部分的說明。
     ( 實施形態 1)
     圖 1 ~圖 5 是表示本實施形態的半導體裝置的示圖, 圖 1 是表示外觀的俯視圖, 圖 2 是表示外觀的側視圖, 圖 3 是表示內部構造的俯視圖, 圖 4 是沿著圖 3 的 A-A 線的剖面圖, 圖 5 是沿著圖 3 的 B-B 線的剖面圖。
     本實施形態的半導體裝置 1A 是作為小型表面安裝封裝的一種的 SOP8 所應用的裝 置。在由環氧系樹脂所構成的模鑄樹脂 2 的外部, 露出有構成 SOP8 的外部連接端子的八條 引線 L 的外部引線部。在圖 1 所示的引線 L 中, 從第一條引線到第三條引線是源極引線 Ls, 第四條引線是柵極引線 Lg, 從第五條引線至第八條引線是漏極引線 Ld。
     在模鑄樹脂 2 的內部, 密封有例如具有長邊 × 短邊= 3.9mm×2.2mm 的平面尺寸 的硅芯片 3A。在此硅芯片 3A 的主面上, 形成有功率 MOSFET, 此功率 MOSFET 使用于例如便 攜式信息設備的電力控制開關或充放電保護電路開關等。關于此功率 MOSFET 的構成, 將于 以下敘述。
     硅芯片 3A 是以其主面朝上的狀態而搭載在與四條漏極引線 Ld( 第五條引線~第 八條引線 ) 一體形成的芯片墊部 4D 上。在硅芯片 3A 的背面上, 形成有連接于功率 MOSFET 的漏極的漏極電極 6, 在此漏極電極 6 的表面上, 形成有 Ag 納米粒子涂膜 ( 第二多孔金屬 層 )9A。另一方面, 芯片墊部 4D 和八條引線 L( 第一條引線~第八條引線 ) 是由銅所構成, 在它們的全體表面或者一部分表面上, 形成有 Ag 納米粒子涂膜 ( 第一多孔金屬層 )9B。而 且, 在兩層 Ag 納米粒子涂膜 9A、 9B 之間, 形成有 Ag 膏 5。即, 硅芯片 3A 的漏極電極 6 與芯 片墊部 4D 是通過兩層 Ag 納米粒子涂膜 9A、 9B 和介在于它們之間的 Ag 膏 5 而彼此接合。
     在硅芯片 3A 的主面上, 形成有源極墊 ( 源極電極 )7 和柵極墊 8。源極墊 7 和柵極 墊 8 是由形成在硅芯片 3A 最上層的 Al 合金膜所構成。為了降低功率 MOSFET 的導通電阻, 源極墊 7 是以相比柵極墊 8 較大的面積所構成。基于同樣的理由, 硅芯片 3A 的背面的整個 面構成功率 MOSFET 的漏極電極 6。
     本實施形態的半導體裝置 1A 中, 三條源極引線 Ls( 第一條引線~第三條引線 ) 在 模鑄樹脂 2 的內部連結, 此連結的部分與源極墊 7 是通過 Al 帶 10 而電連接。Al 帶 10 的厚 度為 0.1mm 左右, 寬度為 1mm 左右。為了降低功率 MOSFET 的導通電阻, 較理想的是使 Al 帶10 的寬度接近源極墊 7 的寬度從而增大 Al 帶 10 與源極墊 7 的接觸面積。另一方面, 一條 柵極引線 Lg( 第四條引線 ) 與柵極墊 8 是通過一條 Au 線 11 而電連接。
     圖 6 是將硅芯片 3A 與芯片墊部 4D 的接合部放大表示的剖面圖。硅芯片 3A 的背 面上形成有漏極電極 6, 此漏極電極 6 的表面上形成有 Ag 納米粒子涂膜 9A。同樣, 芯片墊 部 4D 的表面上形成有 Ag 納米粒子涂膜 9B。漏極電極 6 例如是由從靠近硅芯片 3A 處起依 次積層有 Ti 膜、 Ni 膜、 Au 膜而成的金屬膜所構成, 最表面的 Au 膜例如是以 100nm ~ 5μm 的膜厚所形成。而且, Ag 納米粒子涂膜 9A、 9B 各自的膜厚例如為 100nm ~ 10μm。
     另一方面, 介在于 Ag 納米粒子涂膜 9A、 9B 之間的 Ag 膏 5 是由將 Ag 填料 5A 混入 到環氧樹脂 5B 中而成的導電性樹脂所構成, 其膜厚例如為 10μm ~ 20μm。而且, Ag 膏 5 中的 Ag 填料 5A 的含量為 65wt%~ 98wt%。如果 Ag 填料 5A 的含量小于 65wt%, 則電性導 通特性不充分, 如果所述含量大于 98wt%, 則接著特性會下降。
     此處, Ag 膏 5 中所含的 Ag 填料 5A 的平均粒徑例如為 0.5μm ~ 50μm, 與此相對, 構成 Ag 納米粒子涂膜 9A、 9B 的 Ag 粒子的平均粒徑例如為 1nm ~ 50nm, 從而其具有與 Ag 填 料 5A 相比非常微細的特征。而且, Ag 納米粒子涂膜 9A、 9B 成為微細的 Ag 粒子彼此熔合、 凝集而粗大化的多孔質構造, 且成為膜表面的凹凸也顯著而富有起伏的膜。因此, 與 Ag 納 米粒子涂膜 9A、 9B 各自的界面相接觸的區域的 Ag 膏 5, 是在環氧樹脂 5B 侵入到 Ag 納米粒 子涂膜 9A、 9B 的孔內的狀態下固化。由此, 在環氧樹脂 5B 的錨定效果 (anchor effect) 的 作用下, 硅芯片 3A 的漏極電極 6 與 Ag 膏 5、 以及芯片墊部 4D 與 Ag 膏 5 分別被牢固地接合 在一起, 從而硅芯片 3A 與芯片墊部 4D 的界面剝離得到抑制。 而且, 本實施形態的 SOP8 不僅在搭載有硅芯片 3A 的芯片墊部 4D 的上表面、 而且 在芯片墊部 4D 的背面及八條引線 L 各自的整個表面上, 均形成有 Ag 納米粒子涂膜 9B。因 此, 與 Ag 納米粒子涂膜 9B 的界面相接觸的區域的模鑄樹脂 2 是在侵入到 Ag 納米粒子涂膜 9B 的孔內的狀態下固化。由此, 利用模鑄樹脂 2 的錨定效果, 芯片墊部 4D 的背面與模鑄樹 脂 2、 以及封裝內部的引線 L 與模鑄樹脂 2 分別被牢固地接合在一起, 從而芯片墊部 4D 的背 面與模鑄樹脂 2 的界面剝離、 以及引線 L 與模鑄樹脂 2 的界面剝離也得到抑制。
     接著, 對形成在所述硅芯片 3A 上的功率 MOSFET 進行簡單說明。圖 7 是表示作為 功率 MOSFET 的一例的 n 通道型的溝槽柵極型功率 MOSFET 的硅芯片 3A 的主要部分剖面圖。
     在 n+ 型單晶硅基板 20 的主面上, 利用外延生長法而形成有 n- 型單晶硅層 21。n+ 型單晶硅基板 20 和 n- 型單晶硅層 21 構成一功率 MOSFET 的漏極。
     在 n- 型單晶硅層 21 的一部分上, 形成有 p 型井 22。而且, 在 n- 型單晶硅層 21 的 表面的一部分上, 形成有氧化硅膜 23, 在另一部分上形成有多個槽 24。在 n- 型單晶硅層 21 的表面中的被氧化硅膜 23 所覆蓋的區域構成元件分離區域, 形成有槽 24 的區域構成元件 形成區域 ( 主動區域 )。 槽 24 的平面形狀是四角形、 六角形、 八角形等的多角形或者朝一方 向延伸的條紋狀 ( 未圖示 )。
     在槽 24 的底部和側壁上, 形成有構成功率 MOSFET 的柵極氧化膜的氧化硅膜 25。 而且, 在槽 24 的內部, 埋入有構成功率 MOSFET 的柵極電極的多晶硅膜 26A。 另一方面, 在氧 化硅膜 23 的上部, 形成有由多晶硅膜所構成的柵極引出電極 26B, 所述多晶硅膜是以與構 成所述柵極電極的多晶硅膜 26A 相同的步驟堆積而成。柵極電極 ( 多晶硅膜 26A) 與柵極 引出電極 26B 在未圖示的區域中電連接。
     在元件形成區域的 n- 型單晶硅層 21 上, 形成有相比槽 24 較淺的 p- 型半導體區域 27。此 p- 型半導體區域 27 構成一功率 MOSFET 的通道層。在 p- 型半導體區域 27 的上部, 形成有相比 p- 型半導體區域 27 的雜質濃度較高的 p 型半導體區域 28, 且在 p 型半導體區 + 域 28 的上部, 形成有 n 型半導體區域 29。p 型半導體區域 28 構成一功率 MOSFET 的穿通 阻止層 (punchthrough stopper layer), n+ 型半導體區域 29 構成源極。
     在形成有所述功率 MOSFET 的元件形成區域的上部、 及形成有柵極引出電極 26B 的 元件分離區域的上部, 形成有兩層氧化硅膜 30、 31。在元件形成區域上, 形成有貫穿氧化硅 + 膜 31、 30、 p 型半導體區域 28 和 n 型半導體區域 29 而到達 p 型半導體區域 27 的連接孔 32。而且, 在元件分離區域上, 形成有貫穿氧化硅膜 31、 30 而到達柵極引出電極 26B 的連接 孔 33。
     在包含連接孔 32、 33 內部的氧化硅膜 31 的上部, 形成有由薄的 TiW( 鈦鎢 ) 膜和 厚的 Al 膜的積層膜所構成的源極墊 7 及柵極配線 34。形成在元件形成區域上的源極墊 7 是穿過連接孔 32 而電連接于功率 MOSFET 的源極 (n+ 型半導體區域 29)。在此連接孔 32 的 底部, 形成有用以使源極墊 7 與 p- 型半導體區域 27 歐姆接觸的 p+ 型半導體區域 35。而且, 形成在元件分離區域上的柵極配線 34 是經由連接孔 33 下部的柵極引出電極 26B 而連接于 功率 MOSFET 的柵極電極 ( 多晶硅膜 26A)。
     在源極墊 7 上, 經楔焊法而電連接有 Al 帶 10 的一端。為了緩和焊接 Al 帶 10 時 功率 MOSFET 所受到的沖擊, 較理想的是將源極墊 7 在氧化硅膜 32、 33 上部的厚度設為 3μm 以上。
     圖 8 是表示包含形成在硅芯片 3A 上的源極墊 7、 柵極墊 8 和柵極配線 34 在內的最 上層的導電膜與下層的柵極電極 ( 多晶硅膜 26A) 的俯視圖。柵極配線 34 電連接于柵極墊 8, 源極墊 7 電連接于 Al 配線 36。而且, 在硅芯片 3A 的外周部, 形成有 Al 配線 37、 38。柵極 墊 8 和 Al 配線 36、 37、 38 是由與源極墊 7 和柵極配線 34 相同層的導電膜 (TiW 膜與 Al 膜的 積層膜 ) 所構成。在實際的硅芯片 3A 中, 柵極配線 34 和 Al 配線 36、 37、 38 是由未圖示的 表面保護膜所覆蓋, 因此在硅芯片 3A 的表面上僅露出有所述最上層的導電膜中的源極墊 7 與柵極墊 8。另外, 在圖 7 所示的例中, 由于是將形成有柵極電極 ( 多晶硅膜 26A) 的槽 24 的平面形狀設為四角形, 所以柵極電極 ( 多晶硅膜 26A) 的平面形狀也成為四角形。
     接著, 對以所述方式構成的 SOP8( 半導體裝置 1A) 的制造方法進行說明。圖 9 表 示構成芯片墊部 4D 與引線 L 的引線框的制造流程。為了制造引線框, 首先, 準備如圖 10 所 示的引線框用的銅條 40。圖 10(a) 是卷繞成螺旋狀的銅條 40 的整體圖, 圖 10(b) 是表示其 一部分的俯視圖。銅條 40 例如是由厚度為 100μm ~ 150μm 左右的銅板或銅合金板所構 成。
     然后, 在此銅條 40 的整個面上形成膜厚為 100nm ~ 10μm 左右的 Ag 納米粒子涂 膜 9B。具體而言, 調制出使 Ag 納米粒子分散于揮發性有機溶劑或純水等中的分散液, 并利 用浸漬法或噴涂法等將所述分散液粘附到銅條 40 的整個面上。此時, 也可以向分散液中添 加有機樹脂等而調節粘度。
     接下來, 在 250℃~ 400℃的大氣中對所述銅條 40 進行加熱、 煅燒。由此, 分散液 中的溶劑及樹脂成分消失, Ag 納米粒子彼此開始熔合, 同時與銅條 40 的表面開始熔合。在 此加熱、 煅燒步驟中, 并非進行積極的加壓處理, 因此即便隨著煅燒處理溫度的上升或者時間的經過而使 Ag 納米粒子彼此的熔合不斷推進, Ag 納米粒子涂膜 9B 也不會致密化。 因此, 煅燒后的 Ag 納米粒子涂膜 9B 成為在表面或內部形成有許多微細孔的多孔膜。而且, 與銅 條 40 接觸的界面成為局部金屬接合的狀態。
     其次, 在氫氣體環境中對銅條 40 進行還原處理, 以此將所述加熱、 煅燒步驟中所 生成的銅條 40 表面的氧化層去除, 再對銅條 40 進行壓制成形, 形成如圖 11 所示的引線框 LF。 這樣, 根據在銅條 40 的表面直接形成 Ag 納米粒子涂膜 9B 的方法, 還具有以下優點, 即, 可省略在通常的引線框的制造步驟中對銅條 40 表面進行鍍敷處理的步驟。
     另一方面, 與所述引線框 LF 的制造并行, 根據圖 12 所示的制造流程, 在硅芯片 3A 的背面形成 Ag 納米粒子涂膜 9A。具體而言, 首先, 準備如圖 13(a) 所示的在背面形成有漏 極電極 6 的硅晶片 12。在此硅晶片 12 的主面上, 按照晶片處理過程 (wafer process) 而形 成如圖 7 所示的功率 MOSFET, 且在背面上, 依次蒸鍍 Ti 膜、 Ni 膜、 Au 膜而形成漏極電極 6。
     接 著, 如 圖 13(b) 所 示, 利 用 旋 涂 法 等 在 硅 晶 片 12 的 整 個 背 面 形 成 膜 厚 為 100nm ~ 10μm 左右的 Ag 納米粒子涂膜 9A。Ag 納米粒子涂膜 9A 的原料可使用與所述 Ag 納米粒子涂膜 9B 的原料 ( 分散液 ) 相同的原料。
     接著, 在 250℃~ 400℃的大氣中對所述硅晶片 12 進行加熱、 煅燒。由此, 分散液 中的溶劑及樹脂成分消失, Ag 納米粒子彼此開始熔合, 同時與漏極電極 6 的表面開始熔合。 在此加熱、 煅燒步驟中, 并非進行積極的加壓處理, 因此即便隨著煅燒處理溫度的上升或時 間的經過而使 Ag 納米粒子彼此的熔合不斷推進, Ag 納米粒子涂膜 9A 也不會致密化。 因此, 煅燒后的 Ag 納米粒子涂膜 9A 成為在表面或內部形成有許多微細孔的多孔膜。而且, 與漏 極電極 6 接觸的界面成為局部金屬接合的狀態。 其次, 利用藥液或純水來清洗硅晶片 12, 以此將在所述加熱、 煅燒步驟中生成的氧 化層等異物去除, 接著如圖 13(c) 所示, 使用金剛石刀片等對硅晶片 12 進行切割, 從而獲得 在漏極電極 6 的表面形成有 Ag 納米粒子涂膜 9A 的硅芯片 3A。
     圖 14 是表示包含所述圖 9 和圖 12 所示的制造流程的 SOP8( 半導體裝置 1A) 的全 體制造流程的示圖。
     為了將硅芯片 3A 搭載在以所述方法而制造的引線框 LF 的芯片墊部 4D 上, 首先, 如圖 15 所示, 將 Ag 膏 5 填充到分配器 41 的注射器 42 內, 且如圖 16 所示, 將 Ag 膏 5 供給 到引線框 LF 的芯片墊部 4D 上。接著, 如圖 17 所示, 將主面朝上的硅芯片 3A 按壓到芯片墊 部 4D 上。此時, Ag 膏 5 中所含的未固化的液狀環氧樹脂的一部分會浸入到 Ag 納米粒子涂 膜 9A、 9B 的微細的孔內。
     然后, 以 200℃左右的溫度對引線框 LF 進行加熱以使 Ag 膏 5 固化。當進行此固 化處理時, Ag 膏 5 中的環氧樹脂在其一部分進入到 Ag 納米粒子涂膜 9A、 9B 的微細的孔內 的狀態下固化。因此, 在 Ag 納米粒子涂膜 9A、 9B 與 Ag 膏 5 的界面上機械錨定效果會發揮 作用, 從而硅芯片 3A 與芯片墊部 4D 經由 Ag 納米粒子涂膜 9A、 9B 及 Ag 膏 5 而牢固地密著。 而且, 在 Ag 納米粒子涂膜 9A 與漏極電極 6 的界面、 以及 Ag 納米粒子涂膜 9B 與芯片墊部 4D 的界面上分別形成有金屬鍵, 所以這些界面的接著強度會增強, 同時電阻會降低。
     其次, 通過使用有超聲波的楔焊法來將 Al 帶 10 焊接到硅芯片 3A 的源極墊 7 與源 極引線 Ls 上。
     圖 18 是表示 Al 帶 10 的焊接中所使用的楔形工具的前端部附近的側視圖。如圖
     所示, 在楔形工具 44 的其中一個側面上, 安裝有帶導向件 45, 以將穿過此帶導向件 45 中的 Al 帶 10 送出到楔形工具 44 的前端部。而且, 在楔形工具 44 的另一個側面上, 以可上下移 動的方式安裝有對已送出到楔形工具 44 前端部的 Al 帶 10 進行切斷的切刀 46。
     為了使用所述楔形工具 44 而將 Al 帶 10 焊接到硅芯片 3A 與源極引線 Ls 上, 首先, 如圖 19 所示, 將從帶導向件 45 送出的 Al 帶 10 的前端部定位到硅芯片 3A 的源極墊 7 上, 然后將楔形工具 44 的底面壓接到 Al 帶 10 上并施加超聲波振動。由此, 與楔形工具 44 的 底面接觸的區域的 Al 帶 10 會接合于源極墊 7 的表面。
     接著, 如圖 20 所示, 在使楔形工具 44 移動后, 再一次將其底面壓接到 Al 帶 10 上 并施加超聲波振動。由此, 與楔形工具 44 的底面接觸的區域的 Al 帶 10 會接合于源極墊 7 的表面。這樣, 在源極墊 7 的二個部位對 Al 帶 10 進行楔焊, 以此可確保 Al 帶 10 與源極墊 7 的連接面積。
     接著, 如圖 21 所示, 使楔形工具 44 進一步移動, 將其底面的中心定位到源極引線 Ls 的中心, 然后將楔形工具 44 的底面壓接到源極引線 Ls 上的 Al 帶 10 上并施加超聲波振 動。由此, 與楔形工具 44 的底面接觸的區域的 Al 帶 10 會接合于源極引線 Ls 的表面。
     接著, 如圖 22 所示, 將切刀 46 定位到源極引線 Ls 的端部上并使此切刀 46 下降。 由此, 未接合于源極引線 Ls 的區域的 Al 帶 10 會被切斷, 從而 Al 帶 10 連接于源極墊 7 與 源極引線 Ls。 根據以上所述, 在將 Al 帶 10 焊接到硅芯片 3A 與源極引線 Ls 上之后, 如圖 23 所 示, 通過利用有熱與超聲波的球形焊接法而將 Au 線 11 焊接到硅芯片 3A 的柵極墊 8 與柵極 引線 Lg 上。
     其次, 使用模鑄模具, 利用模鑄樹脂 2 將硅芯片 3A( 及芯片墊部 4D、 Al 帶 10、 Au 線 11、 引線 L 的內部引線部 ) 加以密封 ( 圖 24)。在此模鑄步驟中, 構成模鑄樹脂 2 的環氧 樹脂在其一部分進入到形成于引線 L 表面上的 Ag 納米粒子涂膜 9B 的微細孔內的狀態下固 化。因此, 在 Ag 納米粒子涂膜 9B 與模鑄樹脂 2 的界面上機械錨定效果會發揮作用, 從而引 線 L 與模鑄樹脂 2 經由 Ag 納米粒子涂膜 9B 而牢固地密著。
     然后, 將露出到模鑄樹脂 2 外部的引線 L 的無用部分切斷、 去除之后, 使引線 L 成 形為鷗翼狀 (gull wing), 最后, 經過判別產品良否的分選步驟而完成 SOP8( 半導體裝置 1A)。
     這樣, 根據本實施形態, 在硅芯片 3A 的背面上形成 Ag 納米粒子涂膜 9A, 在芯片墊 部 4D 及引線 L 的表面上形成 Ag 納米粒子涂膜 9B, 由此可強化硅芯片 3A 與芯片墊部 4D 的 密著力。
     另外, 本實施形態是在引線框 LF( 芯片墊部 4D 和引線 L) 的表面上形成 Ag 納米粒 子涂膜 9B, 且在硅芯片 3A 的背面的漏極電極 6 上形成 Ag 納米粒子涂膜 9A 的, 但為了簡化 制造步驟, 也可以省略在漏極電極 6 的表面上形成 Ag 納米粒子涂膜 9A 的步驟。在此情況 下, 硅芯片 3A 與芯片墊部 4D 的密著力會稍有降低, 但相比僅利用 Ag 膏 5 來將硅芯片 3A 與 芯片墊部 4D 加以接合的背景技術仍可獲得較牢固的密著力。而且, 引線 L 與模鑄樹脂 2 是 經由 Ag 納米粒子涂膜 9B 而牢固地密著, 因此相比背景技術可獲得較牢固的密著力。
     而且, 本實施形態是使用銅來作為引線框 LF 的材料, 但也可使用例如 Fe-Ni 合金。 在此情況下, 以所述方法在 Fe-Ni 合金的表面上直接形成 Ag 納米粒子涂膜 9B, 由此也可獲
     得同樣的效果。
     ( 實施形態 2)
     圖 25 是表示本實施形態的半導體裝置的內部構造的俯視圖, 圖 26 是沿著圖 25 的 C-C 線的剖面圖。
     本實施形態的半導體裝置 1B 是與所述實施形態 1 同樣地應用于 SOP8 的裝置, 但 與所述實施形態 1 的 SOP8 的不同點在于, 并未使用 Ag 膏 5 而是將硅芯片 3A 與芯片墊部 4D 直接接合。而且, 引線 L 與源極墊 7 并非利用 Al 帶 10、 而是利用多條 Au 線 11 來電連接。
     即, 硅芯片 3A 是以其主面朝上的狀態而搭載在與漏極引線 Ld 一體形成的芯片墊 部 4D 上。在硅芯片 3B 的背面上, 形成有連接于功率 MOSFET 的漏極的漏極電極 6, 在此漏極 電極 6 的表面上, 形成有 Ag 納米粒子涂膜 9A。另一方面, 芯片墊部 4D 和八條引線 L 是由銅 或銅合金所構成, 在它們的表面上形成有 Ag 納米粒子涂膜 9B。并且, 硅芯片 3A 的背面 ( 漏 極電極 6) 與芯片墊部 4D 是通過兩層的 Ag 納米粒子涂膜 9A、 9B 而彼此接合在一起。
     在硅芯片 3A 的主面上, 形成有源極墊 ( 源極電極 )7 和柵極墊 8。源極墊 7 和柵極 墊 8 是由形成在硅芯片 3A 最上層的 Al 合金膜所構成。為了降低功率 MOSFET 的導通電阻, 源極墊 7 是以相比柵極墊 8 較大的面積所構成。基于同樣的理由, 硅芯片 3A 的背面的整個 面構成功率 MOSFET 的漏極電極 6。 本實施形態的半導體裝置 1B 中, 三條源極引線 Ls( 第一條引線~第三條引線 ) 在 模鑄樹脂 2 的內部連結, 此連結的部分與源極墊 7 是通過多條 Au 線 11 而電連接。另一方 面, 一條柵極引線 Lg 與柵極墊 8 是通過一條 Au 線 11 而電連接。
     接著, 根據圖 27 的制造流程圖來說明以所述方式構成的 SOP8( 半導體裝置 1A) 的 制造方法。
     首先, 以與所述實施形態 1 同樣的方法, 在引線框 LF 的表面上形成 Ag 納米粒子涂 膜 9B, 且在硅芯片 3A 的背面 ( 漏極電極 6) 上形成 Ag 納米粒子涂膜 9A。此前的步驟與所 述實施形態 1 中所說明的步驟相同。
     接著, 如圖 28 所示, 將引線框 LF 載置于包含加熱機構 ( 未圖示 ) 的芯片焊接平臺 48 上, 且以 250 ~ 350℃的溫度進行加熱。然后, 利用焊接夾頭 49 來吸附、 保持主面朝上的 硅芯片 3A 并將其載置于芯片墊部 4D 上之后, 利用焊接夾頭 49 將硅芯片 3A 按壓到芯片墊 部 4D 上。
     這樣, 通過將硅芯片 3A 熱壓接到芯片墊部 4D 上, 使得表面或者內部形成有許多微 細孔的多孔的 Ag 納米粒子涂膜 9A、 9B 互相侵入到彼此的內部, 從而在兩者的界面上產生機 械錨定效果, 因此硅芯片 3A 與芯片墊部 4D 經由 Ag 納米粒子涂膜 9A、 9B 而牢固地著。 而且, Ag 納米粒子涂膜 9A 與漏極電極 6 的界面、 以及 Ag 納米粒子涂膜 9B 與芯片墊部 4D 的界面 上分別形成有金屬鍵, 所以這些界面的接著強度會增強, 同時電阻會降低。
     其次, 通過利用有熱與超聲波的球形焊接法, 將 Au 線 11 焊接到硅芯片 3A 的源極 墊 7 與源極引線 Ls 之間、 以及柵極墊 8 與柵極引線 Lg 之間。代替 Al 帶 10 而利用 Au 線 11 來連接源極墊 7 與源極引線 Ls 的理由是, 為了減小對硅芯片 3A 的背面 ( 漏極電極 6) 與芯 片墊部 4D 的接合面所造成的損傷。即, Al 帶 10 焊接時施加到源極墊 7 表面的超聲波振動 能量, 遠大于 Au 線 11 焊接時施加到源極墊 7 表面的超聲波振動能量。而且, 在未使用 Ag 膏 5 的本實施形態中, 硅芯片 3A 的背面 ( 漏極電極 6) 與芯片墊部 4D 是經由薄的 Ag 納米
     粒子涂膜 9A、 9B 而密著。之所以如此, 其原因在于, 如果利用 Al 帶 10 來連接源極墊 7 與源 極引線 Ls, 則 Ag 納米粒子涂膜 9A、 9B 的接合面上會受到較大的損傷, 從而導致兩者的密著 力降低。
     隨后, 使用模鑄模具, 利用模鑄樹脂 2 將硅芯片 3A( 及芯片墊部 4D、 Au 線 11、 引線 L 的內部引線部 ) 加以密封。 在此模鑄步驟中, 構成模鑄樹脂 2 的環氧樹脂在其一部分進入 到形成于引線 L 表面上的 Ag 納米粒子涂膜 9B 的微細孔內的狀態下固化。因此, 在 Ag 納米 粒子涂膜 9B 與模鑄樹脂 2 的界面上機械錨定效果會發揮作用, 從而引線 L 與模鑄樹脂 2 經 由 Ag 納米粒子涂膜 9B 而牢固地密著。
     然后, 在將露出到模鑄樹脂 2 外部的引線 L 的無用部分切斷、 除去之后, 使引線 L 成形為鷗翼狀, 最后, 經過判別產品良否的分選步驟而完成半導體裝置 1B。
     這樣, 根據本實施形態的制造方法, 由于無需將 Ag 膏 5 供給于芯片墊部 4D 上的步 驟, 所以可簡化制造步驟。
     而且, 本實施形態是在引線框 LF( 芯片墊部 4D 和引線 L) 的表面上形成 Ag 納米粒 子涂膜 9B, 且在硅芯片 3A 的背面的漏極電極 6 上形成 Ag 納米粒子涂膜 9A, 但為了進一步 簡化制造步驟, 也可以省略在漏極電極 6 的表面上形成 Ag 納米粒子涂膜 9A 的步驟、 或者在 引線框 LF 的表面上形成 Ag 納米粒子涂膜 9B 的步驟的任一方。
     ( 實施形態 3)
     圖 29 是本實施形態的半導體裝置的剖面圖。本實施形態的半導體裝置 1C 是將背 面不具有漏極電極的硅芯片 3C 搭載在芯片墊部 4D 上的裝置, 其特征在于, 并未使用焊錫材 料或 Ag 膏 5, 而是將硅芯片 3C 與芯片墊部 4D 直接接合。另外, 與所述實施形態 1 的半導體 裝置 1A 的不同點在于, 硅芯片 3C 的尺寸大于所述實施形態 1 的硅芯片 3A 的尺寸。即, 所 述實施形態 1 中硅芯片 3A 的長邊的尺寸小于 4mm, 而本實施形態中硅芯片 3B 的長邊的尺寸 大于 4mm。因此, 芯片尺寸增大, 從而與所述實施形態 1 的半導體裝置 1A 相比, 功率 MOSFET 的容量會相應地增大。
     以前, 對于使用有背面不具有漏極電極的硅芯片的功率半導體裝置而言, 是通過 在鍍 Au 的引線框的芯片墊部上形成 Au-Si 共晶合金層而將硅芯片搭載在芯片墊部上。然 而, Au-Si 共晶合金的共晶點為 363℃, 在考慮到量產性的情況下, 需要 410℃~ 470℃左右 的焊接溫度, 因此對功率元件所造成的熱損傷較大。而且, Au-Si 共晶合金層也被稱作硬焊 料 (hard solder), 其硬度非常高, 因此在考慮到硅芯片與芯片墊部的熱膨脹系數差的情況 下, 難以將其應用于尺寸大的硅芯片的焊接中。
     因此, 本實施形態中, 與所述實施形態 2 同樣是使用 Ag 納米粒子涂膜 9A、 9B 來將 硅芯片 3C 搭載在芯片墊部 4D 上。 具體而言, 利用所述方法在硅芯片 3C 的背面上形成 Ag 納 米粒子涂膜 9A, 也在引線框 LF 的整個面上以所述方法而形成 Ag 納米粒子涂膜 9B。并且, 如所述圖 28 所示, 將引線框 LF 載置于芯片焊接平臺 48 上, 并以 250 ~ 350℃的溫度進行加 熱后, 利用焊接夾頭 49 來吸附、 保持主面朝上的硅芯片 3C 以將其載置于芯片墊部 4D 上, 且 利用焊接夾頭 49 將硅芯片 3C 向下方按壓。此時的負載例如為 50g ~ 80g, 時間為 5msec ~ 20msec。而且, 在對引線框 LF 進行加熱時, 為了防止其表面氧化, 較理想的是例如在氮等惰 性氣體環境中進行加熱。
     這 樣, 根 據 本 實 施 形 態 的 制 造 方 法, 能 夠 以 相 比 Au-Si 共 晶 合 金 層 的 共 晶 點(363℃ ) 較低的溫度來對硅芯片 3C 進行芯片焊接, 因此可減輕對形成在硅芯片 3C 上的功 率 MOSFET 所造成的熱損傷。并且, 由于 Ag 納米粒子涂膜 9A、 9B 相比 Au-Si 共晶合金層而 言為低彈性, 所以即便在應用于尺寸較大的硅芯片 3C 的芯片焊接時, 也可以確保硅芯片 3C 與芯片墊部 4D 的接合可靠性。
     另外, 本實施形態中, 為了進一步簡化制造步驟, 也可省略在硅芯片 3C 的背面上 形成 Ag 納米粒子涂膜 9A 的步驟、 或者在引線框 LF 的表面上形成 Ag 納米粒子涂膜 9B 的步 驟的任一方。
     ( 實施形態 4)
     圖 30 ~圖 32 是表示本實施形態的半導體裝置的示圖, 圖 30 是表示表面側的外觀 的俯視圖, 圖 31 是表示背面側的外觀的俯視圖, 圖 32 是表示內部構造的俯視圖。
     本實施形態的半導體裝置 1D 是應用于作為小型表面安裝封裝的一種的 HWSON8 的 裝置。在由環氧系樹脂所構成的模鑄樹脂 2 的底面上, 露出有構成 HWSON8 的外部連接端子 的八條引線 L 的外部引線部。在圖 30 所示的引線 L 中, 從第一條引線到第三條引線是源極 引線 Ls, 第四條引線是柵極引線 Lg, 從第五條引線到第八條引線是漏極引線 Ld。
     在模鑄樹脂 2 的內部, 密封有與所述實施形態 1 相同的形成有功率 MOSFET 的硅芯 片 3A。硅芯片 3A 以其主面朝上的狀態搭載在與四條漏極引線 Ld( 第五條引線~第八條引 線 ) 一體形成的芯片墊部 4D 上。芯片墊部 4D 的背面是與八條引線 L 的外部引線部同樣地 從模鑄樹脂 2 的底面露出。芯片墊部 4D 和八條引線 L( 第一條引線~第八條引線 ) 是由銅 或 Fe-Ni 合金所構成, 在它們的表面上形成有將 Ni 膜與 Au 膜積層所成的兩層構造的鍍敷 層 ( 未圖示 )。
     與所述實施形態 1 相同, 在硅芯片 3A 的主面上, 形成有源極墊 ( 源極電極 )7 與柵 極墊 8。并且, 三條源極引線 Ls( 第一條引線~第三條引線 ) 在模鑄樹脂 2 的內部連結, 此 連結的部分與源極墊 7 是通過 Al 帶 10 而電連接。而且, 一條柵極引線 Lg( 第四條引線 ) 與柵極墊 8 是通過一條 Au 線 11 而電連接。
     硅芯片 3A 的漏極電極 6 與芯片墊部 4D 是通過介在于它們之間的 Ag 膏 14 而彼此 接合。關于此 Ag 膏 14 的構成, 將于以下說明。
     然而, 像所述硅芯片 3A 那樣, 當通過 Al 帶 10 將源極引線 Ls 與源極墊 7 連接時, Al 帶 10 焊接時會對源極墊 7 的表面施加有較大的超聲波振動能量。此超聲波振動能量遠 大于 Au 線 11 焊接時所施加的超聲波振動能量 (5W ~ 10W 左右 ), 因此會對介在于漏極電極 6 和芯片墊部 4D 之間的 Ag 膏造成損傷。其結果導致硅芯片 3A 與芯片墊部 4D 的接合強度 降低, 且根據情況, 有時 Ag 膏上會產生龜裂而致使硅芯片 3A 從芯片墊部 4D 上剝離。
     因此, 本發明者在對 Ag 膏的物性進行了研究后結果發現, 為了實現一種能夠經受 住 Al 帶焊接時所施加的較大的超聲波振動能量的 Ag 膏, 重要的因素是, 使 Ag 膏中所含的 樹脂的彈性模數 (elastic modulus) 降低, 且使導電性樹脂的剪切強度 (shear strength) 最佳化。
     一般而言, 硅芯片的芯片焊接中所使用的 Ag 膏是由將 Ag 填料混入到熱固性環氧 樹脂中而成的導電性樹脂所構成。因此, 可將 Ag 膏中所使用的熱固性樹脂替換為熱固性樹 脂與低彈性模數的熱塑性樹脂的混合樹脂, 從而可實現一種即便在 Al 帶焊接時所施加的 超聲波振動能量的作用下也難以劣化的 Ag 膏。然而, 由于熱塑性樹脂相比熱固性樹脂而言耐熱性較低, 所以當對包含熱塑性樹 脂的 Ag 膏施加高熱時, 樹脂的塊體強度 (bulk strength) 會降低, 其結果導致 Ag 膏上產生 龜裂, 從而引起導電率及可靠性降低。 特別是像本實施形態的半導體裝置 1D(HWSON8), 對于 面積較大的芯片墊部 4D 從模鑄樹脂 2 的底面露出的封裝而言, 在將封裝安裝于配線基板上 時的回流焊步驟中, 對芯片墊部 4D 施加 260℃左右的高熱, 因此當使用包含熱塑性樹脂的 Ag 膏時, 樹脂的塊體強度容易降低。
     本實施形態中所使用的 Ag 膏 14 是為了解決所述問題而開發, 其特征在于, 在向將 Ag 填料混入到作為基礎樹脂的熱固性樹脂 ( 例如熱固性環氧樹脂 ) 中所成的通常的 Ag 膏 中, 添加具有 8μm ~ 20μm、 更優選 8μm ~ 10μm 的粒徑的由第二熱固性樹脂所構成的襯 墊 (spacer) 樹脂。如果襯墊樹脂的粒徑小于 8μm, 則難以確保能夠經受住 Al 帶焊接時的 超聲波振動能量的 Ag 膏厚度。另一方面, 如果襯墊樹脂的粒徑大于 20μm, 則 Ag 膏的膜厚 會變得過大, 從而 Ag 膏中產生空隙 (void) 而致使接著強度降低。另外, 襯墊樹脂的彈性模 數較理想的是 4GPa 以下。
     圖 33 是添加有襯墊樹脂的 Ag 膏 14 的制造流程圖。為了制造 Ag 膏 14, 首先, 將通 常的 Ag 膏中所使用的 Ag 填料和熱固性樹脂 ( 例如熱固性環氧樹脂 ) 添加到溶劑中并調節 粘度, 然后利用輥進行混煉。接著, 對此混煉物進行真空脫泡處理以將內部的氣泡去除后, 添加例如具有 10μm 左右的粒徑的由第二熱固性樹脂 ( 例如熱固性環氧樹脂 ) 所構成的襯 墊樹脂, 并進一步進行混煉。在對襯墊樹脂進行混煉時, 為了防止其擠破或者毀壞, 應避免 使用輥來混煉, 而要使用例如混合機來進行混煉。由此, 完成了添加有具有 10μm 左右的粒 徑的襯墊樹脂的 Ag 膏 14。 圖 34 是使用有此 Ag 膏 14 的半導體裝置 1D(HWSON8) 的制造流程圖。將 Ag 膏 14 供給于芯片墊部 4D 上的方法與所述圖 15、 圖 16 所示的方法相同, 且與通常的供給 Ag 膏的 方法相比并無變化。而且, 對于其它的制造步驟而言, 也可直接使用以前的制造步驟。
     利用圖 35 來說明添加有所述襯墊樹脂的 Ag 膏 14 的效果。如圖的比較例所示, 在 使將 Ag 填料填充到包含作為基礎樹脂的樹脂與溶劑的液狀樹脂中所成的 Ag 膏固化時, 由 于液狀樹脂收縮的同時溶劑揮發, 所以 Ag 膏的膜厚相比固化前變薄。在 Ag 膏的膜厚變薄 時, 由 Al 帶焊接時的超聲波振動能量而引起的 Ag 膏的變形量增大, 最大應力變大。此處, 最大應力是指施加到硅芯片 3A、 芯片墊部 4D 和介在于它們之間的 Ag 膏 14 的各部上的應力 中的最大的應力, 通常, 施加到硅芯片 3A 的端部與 Ag 膏 14 的接合部上的應力成為最大。
     與此相對, 對于添加有以所述方式構成的襯墊樹脂 15 的本發明的 Ag 膏 14 而言, 在使包含作為基礎樹脂的樹脂與溶劑的液狀樹脂固化時, 即便基礎樹脂有所收縮, 預先被 固化的襯墊樹脂 15 也不會收縮, 因此 Ag 膏 14 的膜厚不會變薄成為襯墊樹脂 15 的粒徑以 下。由此, Al 帶焊接時施加到 Ag 膏 14 上的最大應力減小, 從而對于 Al 帶焊接時所施加的 超聲波振動的耐受性有所提高。而且, 由于本實施形態的 Ag 膏 14 不含熱塑性樹脂, 所以具 有如下特征 : 即便在回流焊步驟中對芯片墊部 4D 施加高熱 ( 約 260℃ ), 樹脂的塊體強度也 難以降低。
     圖 36 是表示 Ag 膏的厚度與 Ag 膏斷裂超聲波輸出間的關系的圖表。 圖中的□ ( 方 形 ) 標記表示 Ag 膏的厚度為 5μm、 10μm、 20μm 時的 Ag 膏斷裂超聲波輸出。此處, 所謂 Ag 膏斷裂超聲波輸出, 是指金屬帶焊接時 Ag 膏斷裂的超聲波輸出。而且, 所謂金屬帶焊接穩
     定區域, 是表示并未因金屬帶焊接時施加到 Ag 膏上的超聲波振動能量 (5W ~ 10W 左右 ) 而 導致 Ag 膏斷裂的區域。
     根據此圖表可判斷, Ag 膏厚度為 5μm 時的 Ag 膏斷裂超聲波輸出位于金屬帶焊接 穩定區域之外, 故無法不讓 Ag 膏斷裂來實施金屬帶焊接。另一方面可判斷, Ag 膏厚度為 10μm、 15μm 時的 Ag 膏斷裂超聲波輸出位于金屬帶焊接穩定區域之內, 故可不讓 Ag 膏斷裂 而進行金屬帶焊接。 根據此結果, 通過向 Ag 膏中添加襯墊樹脂 15, 可確保 Ag 膏斷裂超聲波 輸出位于金屬帶焊接穩定區域之內的 Ag 膏厚度。
     圖 37 是表示 Ag 膏厚度與金屬帶焊接時施加到 Ag 膏上的最大應力間的關系的圖 表。圖中的數值 (5μm、 10μm、 20μm) 分別表示 Ag 膏的厚度。而且, 此處的芯片尺寸是指 與施加到 Ag 膏上的應力方向平行的方向上的芯片邊長。根據此圖表而判斷, 與芯片尺寸無 關, 在 Ag 膏厚度為 10 ~ 20μm 時可減小最大應力。
     以上, 根據實施形態對由本發明者所完成的發明進行了具體的說明, 但本發明并 不限定于所述實施形態, 毫無疑問, 在不脫離其主旨的范圍內可進行各種變更。
     在所述實施形態中, 對應用于 SOP8 及 HWSON8 的半導體裝置進行了說明, 而其也 可應用于各種功率半導體用封裝中。另外, 形成在硅芯片上的功率元件并不限定于功率 MOSFET, 例如也可以是絕緣柵雙極晶體管 (Insulated Gate Bipolar Transistor : IGBT) 等。 本發明中, 作為襯墊樹脂, 可使用環氧樹脂、 丙烯酸樹脂、 聚酰亞胺樹脂及聚酯樹 脂等。而且, 這些樹脂的彈性模數較理想的是 0.5 ~ 4GPa。
     [ 產業上的可利用性 ]
     本發明可利用于便攜式信息設備的電力控制開關或者充放電保護電路開關等中 所使用的功率半導體裝置。
    

關于本文
本文標題:半導體裝置及其制造方法.pdf
鏈接地址:http://www.wwszu.club/p-6420994.html
關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服 - 聯系我們

[email protected] 2017-2018 zhuanlichaxun.net網站版權所有
經營許可證編號:粵ICP備17046363號-1 
 


收起
展開
鬼佬大哥大